

## Muller の C 素子を用いた非同期式順序回路の一構成法

黄 亜紅      籠谷 裕人      南谷 崇

東京工業大学 工学部  
〒152 東京都目黒区大岡山 2-12-1

あ ら ま し Muller の C 素子と呼ばれる 2 状態記憶素子は非同期式回路のタイミング制御用にしばしば用いられるが、C 素子を用いた組織的な回路構成法に関する研究はこれまでほとんどない。一方、セットリセット型フリップフロップを記憶素子とする非同期式順序回路の構成法は良く知られている。C 素子の状態遷移特性はセットリセット型フリップフロップのそれを含むので、C 素子を記憶素子として用いる非同期式順序回路の状態変数回路(記憶素子を駆動する論理回路)はセットリセット型フリップフロップを用いた場合よりも一般には常に簡単になる。本稿では C 素子を記憶素子として用いる非同期式順序回路の一構成法を示す。

和文キーワード 非同期式順序回路, C 素子, 論理合成

## Asynchronous Sequential Circuit Synthesis using Muller's C-elements

Ya-hong Huang      Hiroto Kagotani      Takashi Nanya

Faculty of Engineering, Tokyo Institute of Technology 2-12-1 Ookayama Meguro-ku Tokyo 152,  
Japan

**Abstract** Muller's C-element is a 2 state memory device, that is often used for timing control in asynchronous systems. However there has been nearly no research about logic synthesis using the C-element. On the other hand asynchronous sequential circuit synthesis using the set-reset flipflop is well known. As the state transition set of the C-element is a superset of the set-reset flipflop then we can use the C-element to synthesize asynchronous sequential circuits that, in general, will be simple then those using the set-reset flipflop. This paper describes a method for synthesizing asynchronous sequential circuits using the C-element.

英文 key words Asynchronous Sequential Circuits, C-element, logic synthesis

# 1 まえがき

Muller の C 素子と呼ばれる 2 状態記憶素子は非同期式回路のタイミング制御用にしばしば用いられるが、C 素子を用いた組織的な回路構成法に関する研究はこれまでほとんどない。一方、セトリセット型フリップフロップ (以下 SRFF と略記) を記憶素子とする非同期式順序回路の構成法は良く知られている。C 素子の状態遷移特性は SRFF のそれを含むので、C 素子を記憶素子として用いる非同期式順序回路の状態変数回路 (記憶素子を駆動する論理回路) は SRFF を用いた場合よりも、一般には、常に簡単になる。本稿では C 素子を記憶素子として用いる非同期式順序回路の一構成法を示す。

# 2 信号遷移グラフ

非同期式順序回路の動作を表現する方法の一つとして、信号遷移グラフ (Signal Transition Graph) が知られている [1]。

信号遷移グラフはベトリ・ネット [3] におけるトランジジョンを回路中の信号値の遷移と解釈する表現である。J を回路中の全ての 2 値信号の集合とすると、J の信号遷移グラフはベトリ・ネット  $[P, T, A, M]$  で与えられる。ここでは、P はプレースの有限集合、T はトランジジョンの有限集合、A は有向枝の有限集合、M は初期マーキングを表す。但し、 $T = J \times \{+, -\}$  となる。一般には、信号遷移グラフはベトリ・ネットの部分クラスである自由選択ネットとして定義することもできるが、信号の衝突を許さない為に、ここでは、さらにその部分クラスであるマーク付きグラフ (marked graph) として定義する。マーク付きグラフは全てのプレースに対して、入力枝と出力枝はそれぞれただ一つしか存在しないので、信号遷移グラフでは、入力枝、プレースと出力枝を一つの有向アークに置き換えて表現する。そのため、プレースに置かれるトークンと呼ばれる黒丸は有向アーク上に置かれ、信号遷移の条件が成立するのは、その信号の全ての入力アークにトークンが置かれている時である。

信号遷移が外部から制御できる信号を入力信号と呼ぶことにする。入力信号以外の信号を内部信号と呼ぶことにする。内部信号の中で特に外部から遷移を観測できる信号を出力信号と呼ぶことにする。入力信号と内部信号を並べて得られる 2 値ベクトルを状態と呼ぶことにする。

図 1 は三つの信号を持つ信号遷移グラフである。y と z は入力信号で、x は出力信号である。x<sup>+</sup> は信号 x が 0 から 1 への遷移を示し、x<sup>-</sup> は信号 x が 1 から 0 への遷移を示す。

図 1 の場合は、遷移 x<sup>-</sup> の条件が成立していることを意味する。




図 1: 信号遷移グラフ

信号遷移グラフは信号遷移の順序生起、並列生起の関係を表すことができる [1]。例えば、図 1 の場合は、遷移 x<sup>+</sup> と z<sup>+</sup> の順序関係を持ち、遷移 z<sup>+</sup> と y<sup>+</sup> は並列関係を持つ。

図 2 に、図 1 の信号遷移グラフから得られる状態遷移図を示す。○は状態を表す。状態間には有向枝があり、それに信号遷移がラベルとしてついている。




図 2: 状態遷移図

信号遷移グラフが物理的に意味のある非同期式順序回路として実現できる為には、一定の条件を満たす必要がある。従って、ここで考察の対象とする信号遷移グラフは次を満たすものと仮定する。

1. 強連結である
2. グラフ中の各ループの中にはトークンが一つしか存在しない
3. 全ての信号 x について、遷移 x<sup>+</sup> と x<sup>-</sup> は順序関係を持つ
4. 全ての信号 j に対して、遷移 j の原因となる x<sup>+</sup>(x<sup>-</sup>) 遷移があるとき、x<sup>-</sup>(x<sup>+</sup>) 遷移は遷移 j の後に起こる。  
(x<sup>+</sup> → j → ... → x<sup>-</sup>)

5. 信号遷移グラフから導出される状態遷移図には同じ 2 値符号を持つ状態は存在しない。

このような信号遷移グラフを非同期式順序回路合成の入力仕様とする。

### 3 C 素子を用いた順序回路のモデル

Muller の C 素子 (以下では単に C 素子と呼ぶ) は 2 入力 1 出力の論理素子であり、二つの入力が一一致した時に出力が入力と同じ値に変化する。一致しない時には、前の状態を保持する。入力を A、B として、出力を C とすると、C の次の値 C' を定める動作特性は次の表 1 のようになる。

		A				
		B	00	01	11	10
C						
0		0	0	1	0	
1		0	1	1	1	
			C'			

表 1: C 素子動作特性

図 3 に C 素子を用いた非同期式順序回路のモデルを示す。入力信号と内部信号から C への二つの入力 A と B を生成する論理関数をそれぞれ A 関数と B 関数と呼ぶことにする。A 関数と B 関数を実現する組合せ回路をそれぞれ A 回路と B 回路と呼ぶことにする。A 回路と B 回路を入力とし、C の次の値 C' を定める論理関数、すなわち C 素子自身が実現する関数を C 関数と呼ぶことにする。

ここでは、全ての A 回路、B 回路と C 素子には論理ハザードが存在しないと仮定する。但し、A 回路、B 回路、C 素子はそれぞれ任意の大きさの純粋遅延 [3] を持つものとする。

### 4 C 関数ハザード

C 素子の動作特性から明らかのように、C 関数では入力 (A,B) の同時変化 (0,1) → (1,0) 及び (1,0) → (0,1) に対して、関数ハザードが存在する (図 4)。従って、C 素子出力 C の初期値が 0 である時に、A 関数と B 関数はそれぞれ 0 → 1、1 → 0 (1 → 0、0 → 1) の変化を起こすような入力変化が与えられ、A 回路と B 回路の遅延のばらつきのために、C 素子の二つの入力には同時に 1 である時間帯が存在し得る。そのため、0 のままであるはずの C は 1 になってしまう。同様に、C の初期値は 1 の場合に A 関数と B 関数はそ




図 3: C 素子を用いた非同期式順序回路のモデル

れぞれ 0 → 1、1 → 0 (1 → 0、0 → 1) の変化を起こすと、1 であるはずの C が 0 になってしまう。

このような C 素子特有の関数ハザードを C 関数ハザードと呼ぶことにする。C 素子を用いて非同期式順序回路を構成する場合には、この C 関数ハザードを避けるように A 関数と B 関数を定めなければならない。




図 4: C 関数ハザード

### 5 C 素子駆動条件

SRFF を記憶素子とする非同期式順序回路の構成法は良く知られている。C 素子は SRFF の機能を含む。一つのインバータを持つ C 素子は SRFF を実現できる [2]。(但し、C 素子を SRFF では実現できない)。A 関数はセット入力 S を実現し、 $\bar{B}$  関数はリセット入力 R を実現するとすると、表 2(a) の SRFF 駆動条件は (b) のようになる。

従って、SRFF の使用を前提として設計された非同期式順序回路において、SRFF の代わりに C 素子を用いることは常に可能である。一方、C 素子の使用を前提とする場合、SRFF におけるセットリセット入力とは異なり、C 素子の入力 A と B は同等である。従って、C 素子が現在の出力 C

Q→Q'	S R	C→C'	A B
0 0	0 *	0 0	0 *
0 1	1 0	0 1	1 1
1 0	0 1	1 0	0 0
1 1	* 0	1 1	* 1

(a) SRFF 駆動条件

(b) C 素子で SRFF を実現する駆動条件

表 2: SRFF 駆動条件

から次の出力 C' への変化を引き起こす為の A 入力と B 入力の駆動条件は表 3 のように表すことができる。

C→C'	A, B の "1" の数
0 0	0/1
0 1	2
1 0	0
1 1	1/2

表 3: C 素子駆動条件

表 3 の右欄は二つの入力の 1 の数を表す。その意味は次のようになる。

- 0/1: 出力の 0 を保持する為に、A、B 両方とも 0 か、または、どちらか一方だけが 1 である。(A,B)={(0,0),(0,1),(1,0)} の三つの状態を意味する。
- 2: 出力が 0 から 1 になる為に、A、B は両方とも 1 である。(A,B)={(1,1)} の一つの状態を意味する。
- 0: 出力が 1 から 0 になる為に、A、B は両方とも 0 である。(A,B)={(0,0)} の一つの状態を意味する。
- 1/2: 出力の 1 を保持する為に、A、B は両方とも 1 か、または、どちらか一方だけが 0 である。(A,B)={(1,0),(0,1),(1,1)} の三つの状態を意味する。

A 関数と B 関数を定める為に、“C 素子駆動条件”は“C 素子で SRFF を実現する駆動条件”より自由度が高く、従って、それを実現する A 回路と B 回路がより簡単にできる。上に述べた C 素子駆動条件に対応する状態空間を以下のように定義する。

定義: 0 領域

信号 C の現在の状態は 1 で、次の状態を 0 にしようとする状態集合。

定義: 0/1 領域

信号 C の現在の状態と次の状態は共に 0 の状態集合。

定義: 1/2 領域

信号 C の現在の状態と次の状態は共に 1 の状態集合。

定義: 2 領域

信号 C の現在の状態は 0 で、次の状態を 1 にしようとする状態集合。

また、0/1 領域、1/2 領域の部分集合として、それぞれ以下の領域を考える。

定義: 0/1 初期領域

0/1 領域の中で、0 領域中の状態からの直接遷移で到達する状態の集合。

定義: 1/2 初期領域

1/2 領域の中で、2 領域中の状態からの直接遷移で到達する状態の集合。

各領域の関係は図 5 のように表す。C' は C の次の値を示す。矢印は信号の遷移を示す。0 領域、0/1 領域、2 領域、1/2 領域が互いに共有する部分は存在しない。信号 C に関して、全ての状態はそれぞれ以上四つの領域のどれかに属する。0/1 初期領域は 0/1 領域に含まれ、1/2 初期領域は 1/2 領域に含まれる。




図 5: 各領域の関係図

定義: 状態  $\alpha$  から状態  $\beta$  への遷移経路

状態遷移図の中に状態  $\alpha$  から状態  $\beta$  へ到達する為に、経由し得る遷移の連鎖。

定義: 関数の単調増加(減少)

論理関数がある遷移経路に関して単調増加(減少)であるとは、その遷移経路中の全ての遷移に対して、関数の値は  $1 \rightarrow 0$  ( $0 \rightarrow 1$ ) 変化を起こさないことである。

以上に述べた諸定義を用いると、次の重要な定理が得られる。

定理 1: 信号遷移グラフを図 3 の回路モデルで実現したとき、C 関数ハザードを起こさない為の必要十分条件は次の二つを満たすことである。

1. 0/1 初期領域中の任意の状態から、2 領域中の任意の状態への全ての遷移経路に関して、A 関数と B 関数は共に単調増加である。
2. 1/2 初期領域中の任意の状態から、0 領域中の任意の状態への全ての遷移経路に関して、A 関数と B 関数は共に単調減少である。

証明:(十分条件)

0 領域から 0/1 初期領域へ、また 2 領域への全ての遷移経路中の遷移に対して、信号遷移グラフの仮定 4. から、A 関数と B 関数は共に 0 に保たれる。

0/1 初期領域から 2 領域への全ての遷移経路中の遷移に対して、A 関数と B 関数は単調増加なので、A 関数と B 関数は  $1 \rightarrow 0$  変化は存在しない。従って、0/1 初期領域から 2 領域への全ての遷移経路中の遷移に対して、A 関数と B 関数は同時にそれぞれが  $0 \rightarrow 1$ 、 $1 \rightarrow 0$  ( $1 \rightarrow 0$ 、 $0 \rightarrow 1$ ) 変化を行なうことはない。

2 領域から 1/2 初期領域へ、また 0 領域への全ての遷移経路中の遷移に対して、信号遷移グラフの仮定 4. から、A 関数と B 関数は共に 1 に保たれる。

1/2 初期領域から 0 領域への全ての遷移経路中の遷移に対して、A 関数と B 関数は単調減少なので、A 関数と B 関数は  $0 \rightarrow 1$  変化は存在しない。従って、1/2 初期領域から 0 領域への全ての遷移経路中の遷移に対して、A 関数と B 関数は同時にそれぞれが  $0 \rightarrow 1$ 、 $1 \rightarrow 0$  ( $1 \rightarrow 0$ 、 $0 \rightarrow 1$ ) 変化を行なうことはない。

従って、定理 1 の 1. と 2. を満たすならば、C 関数ハザードは発生しない。

(必要条件)

C 関数ハザードが存在しなければ、全ての遷移経路中の遷移に対して、A 関数と B 関数は同時にそれぞれ  $0 \rightarrow 1$ 、 $1 \rightarrow 0$  ( $1 \rightarrow 0$ 、 $1 \rightarrow 0$ ) 変化を行なうことはない。

0/1 初期領域から 2 領域への遷移経路中に A 関数が  $1 \rightarrow 0$  変化を起こす遷移が存在すると仮定すると、B 関数が 0

$\rightarrow 1$  変化を起こす遷移が許されない。しかし、0/1 領域から 2 領域に行くには  $0 \rightarrow 1$  遷移は必要である。従って、0/1 初期領域から 2 領域へ遷移経路中に A 関数が  $1 \rightarrow 0$  変化を起こす遷移が存在しない。

従って、C 関数ハザード存在しなければ、0/1 初期領域から 2 領域への全ての遷移経路に関して、A 関数は単調増加である。同じ理由で、B 関数も単調増加である。

1/2 初期領域から 0 領域への遷移経路中に A 関数が  $0 \rightarrow 1$  変化を起こす遷移が存在すると仮定すると、B 関数が  $1 \rightarrow 0$  変化を起こす遷移が許されない。しかし、1/2 領域から 0 領域に行くには  $1 \rightarrow 0$  遷移は必要である。従って、1/2 初期領域から 0 領域へ遷移経路中に A 関数が  $0 \rightarrow 1$  変化を起こす遷移が存在しない。

従って、C 関数ハザード存在しなければ、1/2 初期領域から 2 領域への全ての遷移経路に関して、A 関数は単調増加である。同じ理由で、B 関数も単調増加である。(証明終)

## 6 C 素子励起マトリクス

C 素子励起マトリクスは、図 6 に示すように、行と列が交差するます目(以後座標点と呼ぶ)にその行と列が表す 2 値変数の値の組である状態を対応させ、その状態での C 素子駆動条件を表 3 に基づいて、“A、B の中“1”の数”を記入したものである。カルノー図と同様、隣合った座標点の間の Hamming 距離は 1 である。

状態遷移図の全ての状態について、現在の状態の 2 値ベクトルに対応する座標点に、“次の状態”への駆動条件を書き込むと出力信号の C 素子励起マトリクスを求めることができる。(信号遷移グラフから導出される状態遷移図に対応する状態が存在しない座標点には、ドントケア(\*)を書く)

図 2 に示した状態遷移図におけるの出力信号 x の C 素子励起マトリクスは図 6 のようになる。状態 000(xyz) の“次の状態”は 100 なので、座標 000 に 2 を書き込む。

		x			
z	y	00	01	11	10
	0		2	0/1	1/2
1		*	0/1	0	1/2

x

図 6: 図 2 の出力信号 x の C 素子励起マトリクス

C 素子励起マトリクスの中に、A 関数、B 関数を 1 にする座標点のグループをそれぞれ A グループ、B グループと呼ぶことにする。各グループはいくつかの論理積項で構成

される。A 関数と B 関数を求める為に、座標点を A グループと B グループの論理積項に所属させる必要がある。

A グループと B グループを区別する為に、間隔サイズが違う点線を使う。ここでは、間隔の大きい点線は A グループを表し、小さいのは B グループを表す。

座標点が A グループと B グループに所属する時に、次の規定を満たす必要がある。

1. 2 が記入された座標点は A グループの論理積項と B グループの論理積項両方にも所属しなければならない。

図 7(a) 中の座標 0100( $x_1x_2x_3x_4$ ) は A グループの論理積項  $P_1$  と B グループの論理積項  $P_2$  に所属する。

2. 1/2 が記入された座標点は A グループの論理積項と B グループの論理積項両方に所属するか、どちらか一方だけに所属する。

図 7(a) の中に座標 0001 の座標点が A グループの論理積項  $P_1$  と B グループの論理積項  $P_3$  に所属して、座標 1100 の座標点は B グループの論理積項  $P_2$  にだけ所属する。

3. 0/1 が記入された座標点は A グループの論理積項と B グループの論理積項のどちらか一方に所属するか、どちらにも所属しない。

図 7(a) 中の座標 1010 の座標点はどのグループの論理積項にも所属しない。座標 0101 の座標点は (a) のような A グループの論理積項  $P_1$  に所属するが、(b) のような A グループの論理積項  $P_1$  と B グループの論理積項  $P_5$  に同時に所属することはできない。

4. 0 が記入された座標点はどちらかのグループの論理積項にも所属することはできない。

座標 1001、1110 の座標点は図 7(b) のような A グループの論理積項  $P_5$  に所属することはできない。

5. ドントケア項は必要な場合に、2、1/2、0/1、0 の座標点と同じように扱うことができる。

図 7(a) の中に座標 0000 の座標点は 2 と扱われる。座標 0111、1111 の座標点は 1/2 か 0/1 として扱われる。座標 1101 の座標点は 0 として扱われる。

A グループと B グループの論理積項を選び方が決まれば、グループ中の論理積項をそれぞれ論理和で結合して、A 関数と B 関数の表現を得る。

例えば図 7(a) 例では、入力関数は次のようになる。

$$A = \bar{x}_1\bar{x}_3$$

$$B = \bar{x}_3\bar{x}_4 + \bar{x}_1\bar{x}_2x_4 + x_3x_4$$





図 7: C 素子励起マトリクスの例

C関数ハザードを避ける為に、A関数とB関数に対して、定理1でC関数ハザードの有無をチェックする必要がある。

## 7 例

図8(a)は信号遷移グラフで、 $l_i, r_i$ は入力信号で、 $l_o, r_o$ は出力信号である。図8(b)はこの信号遷移グラフから導出される状態遷移図である。




図 8: 例

出力信号  $l_o$  に関して、全ての状態  $(l_i, l_o, r_i, r_o)$  は次のように各領域に所属する。

0 領域は  $\{0101, 0111\}$  で、0/1 領域は  $\{0001, 0011, 1001, 1011, 0010, 0000\}$  で、1/2 領域は  $\{1110, 1100, 0110, 0100\}$  で、2 領域は  $\{1010, 1000\}$  で、0/1 初期領域は  $\{0001, 0011\}$  で、1/2 初期領域は  $\{1110, 1100\}$  である。

図9(a)は信号  $l_o$  のC素子励起マトリクス上での  $l_o$  に関するA関数とB関数の選び方の一つである。図9(b)はそのA関数(間隔大きい)とB関数(間隔小さい)を状態遷移図の上に表したものである。この選び方では、A関数に関して、0/1初期領域から2領域への遷移経路中に遷移  $r_o^-$  が存在する。その結果として、A関数は  $1 \rightarrow 0$  となる。すなわ

ち、0/1初期領域から2領域への遷移経路に関してA関数は非単調増加である。定理1によって、C関数ハザードが存在する。

$r_i r_o$	$l_i l_o$	00	01	11	10
00		0/1	1/2	1/2	2
01		0/1	0	*	0/1
11		0/1	0	*	0/1
10		0/1	1/2	1/2	2

$$A = l_i \bar{r}_o + \bar{l}_o r_o$$

$$B = \bar{r}_o$$

(a)  $l_o$ に関する選び方の一つ




図 9: C関数ハザードの存在する例

図10(a)にA関数とB関数の別の選び方を示す。この選び方のA関数とB関数は定理1を満たしている。従って、C関数ハザードフリーである。その論理回路は図10(b)で示す。

同じ信号遷移グラフに対して、SRFFを用いて合成した論理回路を図11で示す。

図10と図11を比較すると、本方法で合成したC素子を用いる回路はSRFFを用いる回路より簡単になっていることが分かる。

## 8 むすび

MullerのC素子を用いた非同同期順序回路を構成する一手法を示した。C素子特有の関数ハザードを避ける為の必要十分条件を示し、C素子を駆動する二つの入力A、Bを組合せ回路の導出法を示した。C素子の駆動回路は一般に




図 10: C 素子を用いた順序回路

は、SRFF の駆動回路より簡単になる。今後、A 回路と B 回路を論理ハザードフリーな最簡形式で得られるように A 関数、B 関数を選ぶ方法の開発が課題である。

本研究の一部は文部省科学研究費補助金 04452192 によるものである。

## 参考文献

- [1] Tam-Anh Chu. Synthesis of self-timed VLSI circuits from graph-theoretic specifications. In *IEEE International Conference on Computer Design*, pp. 220-223. IEEE Computer Society Press, 1987.
- [2] Teresa H.-Y. Meng, Robert W. Brodersen, and David G. Messerschmitt. Automatic synthesis of asynchronous circuits from high-level specifications. *IEEE Transactions on Computer-Aided Design of Integrated Circuits*, Vol. 8, No. 11, pp. 1185-1205, November 1989.
- [3] 当麻喜弘, 内藤祥雄, 南谷崇. 順序機械, 岩波講座 情報科学, 第 13 卷. 岩波書店, 1983.




図 11: SRFF を用いた順序回路