

## 大規模 LSI 用分散型 BIST 構成法とその設計支援環境

池永 剛      小倉 武

NTT LSI 研究所

神奈川県厚木市森の里若宮 3-1

あらまし      BIST インプリメントの短 TAT 化、BIST 付加回路のハードオーバーヘッド削減を目的とした、BIST 設計支援環境並びに BIST 回路を提案する。分散型 BIST を対象とすることにより、短 TAT インプリメントを可能とし、各ブロックに配置するパターン発生器、圧縮器のハード量を削減を行なうことにより、BIST トータルのオーバーヘッド削減を行なっている。画像処理用 LSI の計 110k gate の演算ブロックを対象として評価を行なった結果、5 日の TAT で、ハードオーバーヘッド 1% 程度、故障検出率 96% 以上の BIST が実現可能なことを確認した。本環境を用いることにより、開発期間重視でかつ量産を目的とした LSI のテストコストを削減できる。

和文キーワード      分散型 BIST、設計支援環境、TAT、ハードオーバーヘッド、量産 LSI

## A distributed BIST Technique and its Test Design Platform for VLSIs.

Takeshi IKENAGA      Takeshi OGURA

NTT LSI Laboratories

3-1, Morinosato Wakamiya, Atsugi-Shi, Kanagawa

Abstract      This paper proposes a test design platform for shorter turn-around-time (TAT) implementation of a distributed built-in self-test (BIST). This distributed BIST technique has lower hardware-overhead pattern generators and compressors. Experimental results for the 110k-gate arithmetic execution blocks of an actual image-processing LSI show that this environment enables the BIST to achieve about a 1% hardware overhead and more than 96% fault coverage within five days. This platform will significantly reduce testing costs for time-to-market and mass-production LSIs.

英文 key words      distributed BIST, test design platform, TAT, hardware overhead, mass-production LSIs

## 1 はじめに

LSI の不良品出荷率を減らすためには、高い故障検出率を持つテストベクタでテストする必要があるが、LSI の大規模化にともない、高い故障検出率を達成するのが困難になりつつある。このため、LSI 設計時においてテスト容易性を考慮した、テスト容易化設計 (DFT: Design for Testability) が必要不可欠になってきている [1] [2]。代表的なテスト容易化手法として、SCAN 手法 [3] が考案されており、実用に供されている。SCAN 手法は、デザインルールチェッカ、SCAN 自動挿入ツール、ATPG 等のツールが整備されており、人手をほとんど介することなくインプリメントすることが可能である。しかし、面積、速度オーバーヘッドが大きく、量産を前提としたフルカスタム LSI には不向きである。

オーバーヘッドの少ないテスト容易化手法として、パターン発生器、圧縮器から構成される BIST (Built-In Self Test) [4] が注目されてきており、マイクロプロセッサ等の LSI に対する適用例が報告されている [5] - [8]。これらの BIST 手法は、集中管理型 (Centralized BIST) と分散型 (Distributed BIST) の 2 つに大きく分類することができる [2]。このうち、集中管理型は、1 組のパターン発生器、圧縮器を用い、機能ブロックをバス等を切替えながら順々にテストしていく手法であり、オーバーヘッド削減効果がおおきいため、適用例が多い [5] - [7]。しかし、集中管理型は、一般に複雑なテストシーケンスが必要なため、BIST 制御回路が複雑となり、BIST の組み込み工数が多く必要になるという問題がある。また、BIST の評価単位が大きくかつテストベクタ長が長くなるため、故障検出率算出等が困難で、BIST の評価工数を多く要するという問題がある。

一方、分散型 BIST は、各機能ブロック毎にパターン発生器、圧縮器を配置し、各機能ブロックを並列にテストする手法である。分散型 BIST は、各ブロックを一括制御可能なため、BIST 制御回路の作成、組み込みが容易である。また、BIST 対象ブロック毎に並行して、故障検出率算出等が行なえるため、評価時間短縮が図れる。このため、BIST の短 TAT インプリメントが可能である。しかし、各機能ブロック毎に配置するパターン発生器、圧縮器としてハード量の大きな LFSR (Linear feedback shift register)、MISR (Multiple Input Signature Register) 等を用いた場合 [8]、BIST 付加回路によるハードオーバーヘッドが増大するという欠点がある。

BIST インプリメントの短 TAT 化、BIST 付加回路のハードオーバーヘッド削減の両者を満たすことが、開発期間重視 (time to market) でかつ量産を目的とした LSI 向きの DFT 手法を実現する上で重要なポイントとなる。そこで、これらを目的とした BIST 設計支援環境並びに BIST 回路を提案する。分散型 BIST を対象とすることにより、短 TAT インプリメントを可能とし、各ブロックに配置するパターン発生器、圧縮器のハード量を削減を行なうことにより、BIST トータルのオーバーヘッド削

減を行なっている。本稿では、プロトタイプを行なった BIST 設計支援環境の構成について述べ、短 TAT 化を可能とする分散型 BIST モデル、ハードオーバーヘッドが小さいパターン発生器、圧縮器構成を示す。最後に、本設計支援ツールを実 LSI に適用し、TAT、ハードオーバーヘッド、故障検出率等の評価結果を示す。

## 2 分散型 BIST の設計支援環境

BIST は、どの種の回路でも適用可能であるというオールラウンドの手法ではない。このため、そのインプリメントには、BIST 回路を組み込み、その有効性を調べるという試行を繰り返すことが必要不可欠となる。よって、分散型 BIST を効率良く実現するためには、

- (2.1) パターン発生器、圧縮器、BIST 制御回路等の各種 BIST 回路の作成、組み込みの短 TAT 化
- (2.2) ハードオーバーヘッド、故障検出率等の BIST 有効性評価の短 TAT 化

が必要となる。そこで、DEBUG (Distributed BIST units generator) と BEST (BIST evaluation system) から構成される分散型 BIST の設計支援環境を構築した。DEBUG は (2.1) に、BEST は (2.2) に寄与する。

DEBUG は、図 1 に示すように、リスト形式で与えられるビット幅等のパラメータを与えることにより、各種パターン発生器、圧縮器を自動生成する。また、テストサイクル等のパラメータを与えることにより、BIST 制御回路を自動生成する。




図 1: DEBUG の構成

BIST 回路の設計は、テストに関する高度な知識を必要とし、多くの設計、検証工数を必要としていたが、DEBUG を用いることにより、LSI 設計者自ら、各種 BIST 回路を短 TAT に生成できる。一方、生成された BIST 回路の組み込みは、現時点では人手で行なう必要がある。しかし、DEBUG が生成する BIST 回路は全て論理合成可能な機能記述言語であるため、機能記述段階で効率的な BIST 組み込みが可能である。

BEST は、BIST 有効性評価に特化したフレームワークであり、種々のベンダーツールと自社ツールから構成されている。現在、BIST 有効性評価に有用なツールとして、各種シミュレータ、論理合成ツール等が開発されているが、実際にこれらのツールを組み合わせ、種々 BIST の評価を行なうためには、ツール起動用のスクリ

プト作成並びに起動、各種ツール間のファイル(ネットリスト、テストパターン等)変換等の複雑な作業が必要であった。BESTは、BIST評価の各項目別に、これらの作業を全て自動で行なうことにより、BIST有効性評価の短TAT化を実現している。例えば、BIST対象ブロックの機能記述から故障検出率を算出する場合、図2の一連の作業を自動で行なう。




図2: BEST機能の例(故障検出率算出)

DEBUGとBESTは、図3に示すように、ブロック設計段階と全体設計段階に分かれた分散型BISTの設計フロー全体をサポートする。




図3: 分散型BIST設計フロー

DEBUGは、ブロック設計段階における各種パターン発生器、圧縮器の生成、全体設計段階におけるBIST制御回路の生成といったBISTインプリメントの支援を行なう。BESTは、ブロック設計段階では、ハード量算出、故障シミュレーション、検証等を統一的行なう環境を提供し、全体設計段階では、期待値作成、検証等を統一的行なう環境を提供する。DEBUGとBESTを用いることにより、分散型BIST設計フローの中で特に工数を必要とする部分を効率良く行なうことが可能となり、分散型BIST設計全体の短TAT化が行なえる。

### 3 短TAT化を可能とする分散型BIST

本設計支援環境で対象とする、一括制御タイプの分散型BISTのモデルを図4に示す。




図4: 分散型BISTのモデル

各部のBISTインプリメントが、並行して効率良く行なえるように、分散型BISTは、複数個のBIST対象ブロック(BIST implemented block)とBIST制御回路(BIST controller)に明確に切り分けている。また、BIST制御回路の構成をできるだけ簡易にするために、全BIST対象ブロックは、BIST制御回路から生成される制御信号によって一括制御される。パターン圧縮は、空間(各BIST対象ブロック)+時間(BIST制御回路)の2段階に分けて行なうことにより<sup>[9]</sup>、期待値、結果解析器を1つに集約可能な構成にし、BIST制御回路の簡易化、小ハードオーバーヘッド化を図っている。

#### 3.1 BIST対象ブロック

BIST対象ブロックは、図5に示すように、機能ブロックの入力部にパターンを与えるパターン発生器(PG: Pattern generator)、機能ブロックから出力パターンを圧縮する空間圧縮器(SC: Space compressor)、機能ブロック内部の可制御、可視測性を高めるパターン発生器・空間圧縮器(PGSC: Pattern generator/Space compressor)から構成される。




図5: BIST対象ブロックのモデル

PGあるいはSCとしては、機能ブロックの入出力部に通常レジスタが存在する場合、通常モード時は通常レジスタとして、BISTモード時はそれぞれパターン発

生器、空間圧縮器として動作する共有型 (shared type) を用いる。存在しない場合は、PG、SC を独立に設ける (add-on type)。両者は、BIST 制御回路から与えられる BIST モード信号、BIST 初期化信号により制御される。また、SC は、BIST 制御回路に対し、空間圧縮データ (SCD) を渡す。機能ブロックの入力としては、乱数では制御し難いモード切替え入力、リセット入力等があるが、これらの入力に対しては、BIST 制御回路から与えられる任意サイクルの方形波信号、パルス波信号をセクタで切替えて与える。

ブロックの入出力部のみに PG、SC を配置するだけでは十分な故障検出率が得られない場合は、機能ブロック中のレジスタを、通常レジスタ、パターン発生器、空間圧縮器共用の PGSC に置き換え、可観測性、可制御性を高める。PGSC としては、通常レジスタ共有型の MISR を用いる。PGSC に置き換えるレジスタは、トグルシミュレーション、あるいは乱数伝搬度<sup>[10]</sup>等のメジャを用いて特定する。

以上の構成により、種々の機能ブロックに対し、高い故障検出率を持った BIST 対象ブロックを構成可能である。またこれらは、4 種制御信号によって動作するため、制御が容易である。

### 3.2 BIST 制御回路

分散型 BIST の制御回路は、シーケンサ (Sequencer)、マスク回路 (MC : Mask Circuit)、時間圧縮器 (TC : Time Compressor)、結果解析器 (RA : Result Analyzer) から構成される。

シーケンサは、各 BIST 対象ブロックに対し 4 種の制御信号を生成する。対象 LSI によって、必要なテストサイクル、初期化サイクル等は変わってくるため、これらの信号は、全てパラメータによって可変な構成にしている。

マスク回路は、特定の BIST 対象ブロックからの空間圧縮データのみを時間圧縮器に渡し、残りは固定値 (0) を渡す機能を持つ。これにより、各 BIST 対象ブロックを独立してテストすることが可能となり、故障ブロックの特定がおこなえる。

時間圧縮器は、各 BIST 対象ブロックからの空間圧縮データを時間圧縮する機能を持つ。時間圧縮器としては、MISR を用いることにより、故障マスク率を減らしている。

結果解析器は、時間圧縮器の圧縮結果と期待値を比較し、結果をチップ外へ出力する機能を持つ。時間圧縮器 (MISR) のビット幅が小さい (20 ビット以下) 場合、故障マスク率が顕著になるが、この場合期待値比較を複数回行なう<sup>[11]</sup> ことにより、故障マスク率を低減可能な機構を持っている。

## 4 オーバヘッドの小さな PG、SC 構成

分散型 BIST において、PG、SC は各機能ブロック毎に配置するため、それらのハードオーバーヘッド削減が重要な課題となる。PG、SC のオーバーヘッド削減手法として、BILBO 手法<sup>[12]</sup> の様に、PG、SC を通常レジスタと共有化する手法が有効であり、3.1 で示したように本手法で用いる PG、SC においても採用している。本稿では、ハードオーバーヘッドの小さな PG、SC 構成法として、さらに以下の 4 つを提案する。

**反転シフト型の LFSR** 通常の LFSR は、オール 0 パターンに初期化<sup>[13]</sup>できないため、リセットあるいはプリセット付きのレジスタを shared type の PG に置き換える場合において、通常系と BIST 系で初期化機構を別々に設ける必要があった。そこで、オール 0、1 パターンに初期化可能な反転シフト型の LFSR (RLFSR : reverse shift LFSR) を考案し、初期化機構の共有化を可能にした (図 6)。




図 6: RLFSR の構成

4 ビット反転シフト型 LFSR (特性多項式 =  $x^4 + x + 1$ 、初期値 = 0000) から生成されるパターンを図 10 に示す。4 ビット反転シフト型 LFSR は、1010 パターンを除く 15 パターンを生成可能である。

|    |                      |        |      |
|----|----------------------|--------|------|
| S0 | 0000 (Initial state) | S8     | 1110 |
| S1 | 0111                 | S9     | 1000 |
| S2 | 0100                 | S10    | 0011 |
| S3 | 0101                 | S11    | 0110 |
| S4 | 1101                 | S12    | 1100 |
| S5 | 1001                 | S13    | 0001 |
| S6 | 1011                 | S14    | 1111 |
| S7 | 0010                 | S15=S0 | 0000 |

図 7: 4-bit RLFSR の出力パターン

**ビット分配型パターン発生器** 機能ブロックの入力部に通常レジスタが存在しない場合、add-on type の PG を用いる必要があるが、add-on type は、乱数発生器を構成するためのレジスタを新たに追加する必要があるため、ハードオーバーヘッドが大きい。そこで、BIST 対象ブロックの入力数よりも少ないビット幅の疑似乱数パターン発生器を用い、その出力を共有して対象ブロック入力に与えることでハードオーバーヘッド削減を行なったビット分配型パターン発生器 (BDPG : bit distributed pattern generator) を考案した。シミュレーションにより、BDPG は、演算器等の回路に対し、故障検出能力を落さずに、BIST 回路のハード量削減が行なえることを確認している<sup>[9]</sup>。

**No Feedback 型空間圧縮器** SCとしては、MISRを用いた例<sup>[6]</sup>が知られているが、多数のフィードバックループを有するため、オーバーヘッドが大きい。そこで、No Feedback 型空間圧縮器 (NFSC: no feedback space compressor) を考案した (図 10)。




図 8: NFSC の構成

No Feedback 型は、フィードバックループを持たないため、少ないハード量で実現できる。また、No Feedback 型、MISR とも空間圧縮器として用いる場合、故障マスクを生じさせないためには、空間圧縮データ (SCD) に一度でも故障の影響を伝搬させればよい。よって、故障マスク率は極めて小さな値となり、実用上問題ない。

**多段空間圧縮器** 機能ブロックの出力部に通常レジスタが存在しない場合、add-on type の SC を用いる必要があるが、MISR 等を用いた場合、オーバーヘッドが大きい。そこで、故障マスクが生じないビット幅までハード量の小さな ExOR 圧縮器で空間圧縮を行ない、その後、NFSC 等で 1 本に空間圧縮する多段空間圧縮器 (MSSC: multi-stage space compressor) を考案した。シミュレーションにより、多段空間圧縮器は、演算器等の回路に対し、故障検出能力を損なうことなく、BIST 回路のハード量削減が可能であることを確認している<sup>[9]</sup>。

## 5 実 LSI への適用、評価

### 5.1 BIST 対象ブロック

画像処理用 LSI の 4 種の演算ブロック (DTPATH … 乗算器、加算器等のパイプライン演算パス、PEARY1-3 … ハード量の異なるデータパスの 2 次元アレイ) を用い、BIST 対象ブロックの評価を行なう。

まずはじめに、DTPATH に対する BIST 対象ブロックの設計例を図 11 に示す。




図 9: BIST 対象ブロックの設計例 (DTPATH)

DTPATH は、データ入力 (12 ビット)、ウェイト・モード切替え・リセット入力、データ出力 (12 ビット) の各

入出力を持つ。データ入力、ウェイト入力に対しては、13 ビットの RLFSR から生成される乱数を与える。モード切替え入力、リセット入力に対しては、それぞれ  $2^{14}$  周期の SW、 $2^{12}$  周期の PW をセクタで切替えて与える。モード切替え入力、リセット入力に対し乱数を与えた場合、制御ユニットの状態遷移が行なわれないため、故障検出率はあがらない。データ出力に対しては、12 ビットの NFSC を用いる。INIT は、初期化モード時に、SW、PW を組み合わせて、DTPATH 内のレジスタの初期化を行なう。DTPATH に対しては、内部のデータフローが比較的簡易であるため、入力部のみ BIST 化することで、十分な故障検出率が得られた。

次に、4 種の演算ブロックに対し、BIST 対象ブロックを構成した場合のハード量、故障検出率評価結果を表 1 に示す。いずれも 1% 程度のハードオーバーヘッドで 96% 以上の故障検出率 (冗長故障を含むため実際はさらに高い検出率となる) を得ることができた。

表 1: ハードオーバーヘッド、故障検出率比較

| Circuits | Gate 数 | BIST オーバーヘッド | 故障検出率 † |
|----------|--------|--------------|---------|
| DTPATH   | 40.3k  | 0.31%        | 96.0%   |
| PEARY1   | 25.0k  | 0.82%        | 97.6%   |
| PEARY2   | 22.4k  | 1.11%        | 97.7%   |
| PEARY3   | 26.4k  | 1.00%        | 97.4%   |

† … 100 万パターンで算出、冗長故障を含む

図 10 に、上の演算ブロックに適用した 3 種の PG、SC に対し、本手法と従来手法 (レジスタ非共有の LFSR、MISR を想定) でハードオーバーヘッド比較 (従来手法のオーバーヘッドを 1 とする) を行なった結果を示す。4 で述べた、ハードオーバーヘッド削減のための各種テクニックを組み合わせることにより、本手法は、従来手法と比較して、 $\frac{1}{3}$  程度のハードオーバーヘッドで実現できることを確認した。




図 10: ハードオーバーヘッドの比較

図 11 に DTPATH と PEARY1 の、ブロック設計段階の各種工程に要した TAT を示す。DPTATH は、規模が大きなことと検出率の立ち上がりが悪いため、故障シミュレーションに多く時間を要している。PEARY1 は、first try では、十分な故障検出率が得られなかったため、BIST 再構成 (パターン発生器を追加) を行なっ

ている。BIST 対象ブロックのインプリメントは、本 BIST 設計支援環境を用いることにより、数時間から 3 日 (4 つの演算ブロック合計で 4 日強) で実現できており、効率的に行なえることを確認した。




図 11: BIST 対象ブロックの TAT

## 5.2 BIST 制御回路

5.1 の 4 つの BIST 対象ブロックに対する BIST 制御回路 (テストサイクル =  $2^{20}$ 、時間圧縮器 = 15 ビット、期待値比較 = 3 回) を生成した結果、ハード量は約 500 ゲートとなった。各 BIST 対象ブロックのハードオーバーヘッドと合わせて、BIST 付加回路のトータルのハードオーバーヘッドは 1.2% となる。

図 12 に本設計支援環境を用いた場合と、用いなかった場合において、全体設計段階の各種工程に要した TAT を示す。DEBUG を用いない場合、BIST 制御回路の設計、検証に特に多くの工数を要したが、DEBUG を用いることにより、これらの工数を大幅に削減することができた。また、BEST を用いることにより、期待値算出等に必要の複雑な作業を削減できた。この結果、BIST 全体設計は、期待値算出を含めて半日 (従来の  $\frac{1}{6}$  程度) の TAT で実現可能なことを確認した。




図 12: BIST 制御回路の TAT

## 6 おわりに

本稿では、BIST インプリメントの短 TAT 化、BIST 付加回路のオーバーヘッド削減を目的とした、BIST 設計

支援環境の検討を行なった。本設計支援環境は、各種 BIST 回路の自動生成を行なう DEBUG と、BIST 評価を効率良く行なう BEST から構成される。BIST モデルとしては、短 TAT 化が可能な分散型を取り上げた。また、各ブロックに配置するパターン発生器、圧縮器のハード量を削減を行なうことにより、BIST トータルのオーバーヘッド削減を行なった。画像処理用 LSI の合計 110k gate の演算ブロックを対象として評価を行なった結果、BIST 制御回路のインプリメントが従来の  $\frac{1}{6}$  の TAT に削減できたのをはじめ、BIST 全体は、5 日の TAT でインプリメント可能なことを確認した。また、インプリメントした BIST は、1% 程度のハードオーバーヘッドで、96% 以上の故障検出率が得られることを確認した。本環境を用いることにより、開発期間重視かつ量産を目的とした LSI のテストコストを削減できる。今後は、本環境を演算ブロック以外の回路に適用し、その有効性を調べていく。また、BIST 化するレジスタを判断するためのメジャ等の検討を行なうとともに、BIST 回路自動組み込みツール等を開発し、SCAN 並の使い勝手を持った BIST 設計支援環境を構築していく。

## 謝辞

本研究を遂行するにあたり、ご指導、ご鞭撻頂きました。LSI 研究所 高性能 LSI 研究部 唐津部長、信号処理 LSI 研究グループ 笠井グループリーダーに感謝します。また、今回の検討に対し貴重なご意見を頂きました。信号処理 LSI 研究グループ各員に感謝します。

## 参考文献

1. 菅野卓雄、堀口勝治：“ULSI 設計技術”，電子情報通信学会，(1993)。
2. H. Abramovici, et al., “Digital Systems Testing and Testable Design”, Computer Science Press, pp. 457-540 (1990)。
3. E. B. Eichelberger, et al., “A Logic Design Structure for LSI Testing”, Proc. 14th DAC, pp. 462-468 (1977)。
4. P. H. Bardell, et al., “Built-In Test for VLSI: Pseudorandom Techniques”, John Wiley & Sons Inc., pp. 336-338 (1987)。
5. J. Kuban, et al., “The MC6804P2 Built-In Self-Test”, IEEE ITC, pp. 295-300 (1983)。
6. Y. Nozuyama, et al., “Design for Testability of a 32-bit Microprocessor”, IEEE ITC, pp. 172-182 (1988)。
7. N. Sakashita, et al., “Built-In Self-Test in a 24 bit Floating Point Digital Signal Processor”, IEEE ITC, pp. 880-885 (1990)。
8. P. P. Gelsinger, “Design and test for the 80386”, IEEE Design & Test of Comp., 14, 3, pp. 42-50 (1987)。
9. 池永、高橋：大規模 LSI の演算ユニット向き Built-In Self-Test 構成法、信学論 C-II、(1994.5 採録決定済)
10. 池永、高橋、小倉：乱数伝搬度に着目した BIST 評価手法、第 45 回情処全大、1K-08、(1993)
11. 鮫島、北村、深沢：最小故障見逃し率を保証する複数シグネチャ解析、信学技報 FTS91-32、(1991)
12. B. Konemann, et al., “Built-In Logic Block Observation Techniques”, IEEE ITC, pp. 37-41 (1979)。
13. W. W. Paterson, et al., “Error-Correcting Codes”, MIT Press (1972)。