

## Reconfigurable-processor core の実装実験とその評価

上野 貴史 志賀 裕介 今中 晴記 工藤 健慈 関根 優年

東京農工大学工学研究科電子情報工学専攻

〒184-8588 東京都小金井市中町 2-24-16

E-mail : { ueno , you , imanaka , k2x , sekine }@sekine-lab.ei.tuat.ac.jp

あらまし : ハードウェアの高速性とソフトウェアの柔軟性を併せ持った、再構成可能なプロセッサの実装実験とその評価をした。プロセッサコア部と拡張回路を別々の FPGA に実装し、拡張回路には Haar 関数による離散 Wavelet 変換を行う回路を用いた。再構成可能プロセッサの拡張方法、実装実験手法、及び拡張回路の設計法について紹介する。

キーワード : リコンフィギュラブル、プロセッサ、FPGA、ウェーブレット変換

## Implementation and evaluation of reconfigurable-processor core

Takashi UENO , Yusuke SIGA , Haruki IMANAKA , Kenji KUDO , and Masatoshi SEKINE

Department of Electrical and Electronic Engineering,  
Tokyo University of Agriculture & Technology

2-24-16 Nakamachi, Koganei, Tokyo, 184-8588, Japan

E-mail : { ueno , you , imanaka , k2x , sekine }@sekine-lab.ei.tuat.ac.jp

Abstract : We experiment reconfigurable-processor core that combines the rapidity of hardware and the pliability of software and its evaluation. Processor core and extended circuit implement different FPGA. Extended circuit implement an haar wavelet transform circuit. We introduce how to extend reconfigurable-processor, experiment of implementation, and design of extended circuit.

Keyword : reconfigurable, processor, FPGA, Wavelet transform

## 1. はじめに

システムの機能を実現する方法として主に2つがあげられる。汎用プロセッサを用いてソフトウェアで実現する方法と、専用のハードウェアを用いて実現する方法である。前者は、複数の機能を実現する場合や、システムの変更時などにハードウェアを変更することなく柔軟に処理することができる。一方後者は、特定用途向けに設計されているため、特定の処理を高速に行うことができる。

今日、両者の長所を活かした再構成可能なプロセッサが注目されている。その方法として、演算回路を再構成可能部分に構成する[1]ものや、LSI 内に多数のプロセッサを用意し、その間の接続をクロックサイクル毎に変更する[2]ものや、多数の演算処理回路を実行する処理命令ごとにネットワークポロジータを変えハードを再構築する[3]ものや、UCI 拡張、DSP 拡張、ハードウェア・エンジン拡張、VLIW コプロセッサ拡張の4種類の拡張方法がある[4]ものなどがある。

本稿では、基本的な処理を行うプロセッサコア部分と、拡張処理を行う拡張部分を、再構成可能な LSI である FPGA にそれぞれ実装し、その評価をする。拡張処理部分には、画像処理などの前処理として用いられる、Haar の離散ウェーブレット変換を行う回路を実装する。ウェーブレット変換を行う回路として、部分的に画像変換を行う Haar-Wavelet 変換チップ[5]などがある。

## 2. 再構成可能プロセッサ

再構成可能プロセッサは、ジャンプや分岐、アドレス計算など柔軟性が求められる処理をプロセッサコア部分で実行し、複雑な演算など高速性が求められる処理を拡張回路で実行することを目的としている。

### 2.1 プロセッサコア

プロセッサコアの主なアーキテクチャーを以下にあげる。

- RISC 型プロセッサであり、すべての命令を1クロックサイクルで実行する
- 命令長、データ幅は共に32ビット
- 汎用レジスタは32本
- 命令数は43個（基本39個+拡張4個）※表1

- 命令形式は3種類であり内部回路が複雑にならないようにする
- 5段のパイプライン構造（フェッチ、デコード、実行、メモリアクセス、ライトバック）

表1 命令セット

ロード命令	LB,LBU,LH,LHU,LW
ストア命令	SB,SH,SW
ALU 命令 (イミディエト) (レジスタ)	ADDI,SLTI,ANDI,ORI,XORI,LUI ADD,SUB,SLT,AND,OR,XOR,NOR
シフト命令	SLL,SRL,SRA,SLLV,SRLV,SRAV
ジャンプ命令	J,JAL,JR,JALR
分岐命令	BEQ,BNE,BLEZ,BGTZ, BLTZ,BGEZ,BLTZAL,BGEZAL
拡張命令	KD,KDR,KE,KER

### 2.2 プロセッサコアと拡張回路の接続方法

プロセッサコアと拡張回路の接続方法を2つ用意している。2つの拡張方法とも、プロセッサコア部分と拡張回路部分は、同じ周波数で動作し、位相も同位相で動作する。これによってパイプラインを崩すことなく動作させることができる。

拡張方法の1つは、図1に示すように実行ステートとメモリアクセスステートの一部を拡張回路で動作させる方法である。これは KE,KER 命令に相当する。

動作の流れは、命令メモリより読み込まれたインストラ




図1 拡張回路1の接続

クシオンを、デコーダーが6ビットのOP（オペコード）をデコードし、KE,KER 命令の時、オペランド（5ビット、5ビット）で指定された汎用レジスタの値（32ビット）2つを拡張回路に送り、それと同時に残りのオペランド（即値・16ビット）を拡張回路の制御用に拡張回路に送る。拡張回路は、実行ステートのクロックの立ち上がりでこれらの信号を読み込む。読み込まれたデータはユーザー任意の処理回路（図の処理回路1に相当）により実行され、メモリアクセスステートのクロックの立ち上がりで処理結果が保持される。この保持された処理結果（32ビット）をプロセッサコアに送る（図の処理回路2は通過）。そして、KER 命令の時、ライトバックステートのクロックの立ち上がりでプロセッサコアの汎用レジスタに拡張回路の処理結果が書き込まれる。

拡張回路はユーザー任意の回路であるため、その自由度は広く、図の処理回路1で処理したデータをさらに処理回路2で処理してからプロセッサコアに送る方法や、クロックの立下りを利用することもできる。

接続方法のもう1つは、図2に示すようにデコードステートと実行ステートとメモリステートの一部を拡張回路で動作させる方法である。これはKD,KDR 命令に相当する。

動作の流れは、命令メモリより読み込まれたインストラクションをフェッチステートに設けられた簡易デコーダーによって、拡張回路転送命令（KD,KDR 命令）であるか判別し、拡張回路転送命令であれば拡張回路に送る。拡張回路は、デコードステートのクロックの立ち上がりでデータを読み込む。読み込まれたデータはユーザー任意の処理回路により順次実行され、メモリアクセスステートのときに、その結果（32ビット）をプロセッサコアに送る。




図2 拡張回路2の接続

そして、KDR 命令の時、ライトバックステートのクロックの立ち上がりでプロセッサコアの汎用レジスタに拡張回路の処理結果が書き込まれる。この接続方法もユーザー任意の回路であるため、入力に対する出力のタイミングとバス幅の制約を除けば、自由に設計することができる。

### 3. 実装実験

#### 3.1 HwModule

今回実験するにあたり、当研究室の PCI ボード（HwModule）を使用する。HwModule のブロック図を図3に、HwModule の写真を図4に示す。




図3 HwModule のブロック図




図4 HwModule の写真

##### 3.1.1 HwModule の構成

HwModule は FPGA、メモリ、マイクロプロセッサ、PCI バスインターフェイスで構成される。FPGA が複数あり、このため FPGA が動作中であっても、動作していない FPGA の回路を書き換えることが可能となっている。FPGA は最大20万ゲート規模のものである。メモリは LM（ローカルメモリ）バス側に3個、マイクロプロセ

サのプログラムが置かれている PM (プロセッサメモリ) が 1 個ある。すべてのメモリがアクセスタイム 12 ns の SRAM であり、容量は LM が 1 個 1 Mbyte、PM が 5 12 kbyte である。バス幅は LM バス側のデータバスが 32 bit、P バス側のデータバスが 16 bit、FPGA 間をそれぞれ結んでいるバス (FFC) が 18 bit である。

### 3. 1. 2 HwModule の速度

HwModule 全体は、PCI バスのクロック (33 MHz) に同期して動作する。このため、各 FPGA に供給されるクロックは 33 MHz であるが、FPGA 内部の DLL 機能を使って、2 倍の 66 MHz で動作させることも可能である。また、この機能を使って位相をずらすことも可能であり、これによって 33 MHz のクロック 1 クロック内に、メモリアクセスが可能である。

### 3. 1. 3 FPGA の回路の書き換え

FPGA の回路の書き換えは、マイクロプロセッサの I/O ポートに接続された JTAG ポートを用いて行う。回路データは、主メモリから PM に送られた後、プログラムにより FPGA に書き込まれる。FPGA の書き換え速度は、880 ms である。

## 3. 2 プロセッサコア

プロセッサコア部分は、HwModule の FPGA1 に実装する。拡張回路部分は、FPGA2 に実装する。

FPGA1 内部は、以下の 4 つのモジュールで構成される。

(図 5)

- ▶ プロセッサコア
- ▶ ローカルメモリアクセスコントローラ
- ▶ LM バスブリッジ
- ▶ P バスインターフェイス

### 3. 2. 1 プロセッサコア

2 章で述べたプロセッサコア部分である。

命令メモリを LM1 に、データメモリを LM2 に割り当てることにより、命令とデータを別々にパイプラインを構成することができ、パイプラインの崩れを押さえパフォーマンスの向上が期待できる。プロセッサコア、拡張回路共に 33 MHz のクロックに同期して動作し、1 クロックでメモリアクセスが可能である。

拡張回路への接続は、拡張回路 1 で 112 bit (デコードステート 80 bit + メモリアクセスステート 32 bit)、拡張回路 2 で 64 bit (フェッチステート 32 bit + メモリアク




図 5 FPGA1 内部モジュール

セスステート 32 bit) 必要である。拡張回路 1 で、デコードステートとメモリアクセスステートの接続を共有すれば 80 bit あれば十分である。メモリアクセスステートで、拡張回路の処理結果をプロセッサコアに送るバスは、FFC1 (FPGA1-FPGA2 間結線) と FFC2 (FPGA2-FPGA3 間結線) と FFC3 (FPGA3-FPGA1 間結線) を使い、残りは LM バス 2 のデータバス及びアドレスバスを使う。これによって 2 つのハザードが生じる。(1 つは、データメモリへのアクセスとプロセッサコアから拡張回路へのアクセス。もう 1 つは、プロセッサコアから拡張回路へのアクセスと拡張回路からプロセッサコアへのアクセス。)

### 3. 2. 2 ローカルメモリアクセスコントローラ

ローカルメモリは複数の FPGA と接続しているため、ローカルメモリへのアクセスをコントロールする必要がある。LM バスの管理は、PCI バスインターフェイスが行っているため、ローカルメモリへのアクセスは、PCI バスインターフェイスにバス使用权を要求し、許可が下りてから行う。

### 3. 2. 3 LM バスブリッジ

LM バスブリッジは、ホストからの要求により PCI バスインターフェイスが LM2 にアクセスするときに、LM バス 1 と LM バス 2 を結ぶ。

### 3. 2. 4 P バスインターフェイス

P バス経路で結ばれているマイクロプロセッサとのインターフェイス。

### 3.3 拡張回路

拡張処理部分には、画像処理などの前処理として用いられる、Haar の離散ウェーブレット変換を行う回路を実装する。

#### 3.3.1 Haar の離散ウェーブレット変換

Haar のスケーリング関数  $\phi_H(x)$  と、Haar のウェーブレット関数  $\psi_H(x)$  は式 (1)、(2) のように定義される。

$$\phi_H(x) = \begin{cases} 1 & (0 \leq x < 1) \\ 0 & (\text{otherwise}) \end{cases} \quad (1)$$

$$\psi_H(x) = \begin{cases} 1 & (0 \leq x < 1/2) \\ -1 & (1/2 \leq x < 1) \\ 0 & (\text{otherwise}) \end{cases} \quad (2)$$

スケーリング関数  $\phi_H(x)$  を Lowpass Filter、ウェーブレット関数  $\psi_H(x)$  を Highpass Filter として、入力画像 (Original image) の水平方向、垂直方向の順に 1 次変換を行うことで、1/4 に圧縮された低周波成分 (Scaling image) と高周波成分 (Wavelet image) が得られる。(図 6)




図 6 Haar-Wavelet 変換による圧縮

#### 3.3.2 多重解像度表現

図 6 のように、ウェーブレット変換を 1 回行うことを 1 レベルの変換とし、ここで得られる原画像を 1/4 に圧縮した画像データをレベル 1 とする。ウェーブレット変換してできた低周波成分を、さらに変換するという作業を繰り返すことにより得られる信号の表現を多重解像度表現と

いう。(図 7)




図 7 多重解像度表現

#### 3.3.3 ウェーブレット変換回路

拡張回路にウェーブレット変換回路を実装するにあたり、拡張回路 1 の接続方法で実現する。図 1 の処理回路 1 に 1 Level の変換を行う回路を割り当て、処理回路 2 に 1 Level の変換を行う回路と処理回路 1 の結果をそのまま送る回路を割り当てる。これによって 1 回の拡張命令で 1 Level の変換と 2 Level の変換 (1 Level の変換 + 1 Level の変換) が可能となる。3 Level の変換、4 Level の変換をするには、拡張命令を 2 回する。

今回、ウェーブレット変換をするにあたり、原画像は 256 色グレースケールを採用する。よって、拡張回路からの出力 (32 bit) には、4 pixel 分のデータを送ることができるので、原画像の最小の大きさは、1 Level の変換では 16 pixel (2 pixel × 8 pixel)、2 Level の変換では 64 pixel (4 pixel × 16 pixel)、3 Level の変換では 256 pixel、4 Level の変換では 1024 pixel となる。(図 8)




図 8 各レベルの最小原画像の大きさ

### 3. 4 プログラム

2Level の変換を例にあげ主要部分の処理の流れを図9に示す。2Level の変換の最小単位である  $4 \times 16$  pixel ごとに変換を行う。変換は、 $((\text{縦のサイズ} \div 4) \times (\text{横のサイズ} \div 16))$  回行う。

- ① ロード命令によりメモリから  $4 \times 16$  pixel の画像データ、16 WORD 分を汎用レジスタにロードする
- ② 拡張命令 (KE) 命令により汎用レジスタの値を拡張回路に送ると同時に拡張回路制御信号を送る
- ③ 拡張命令 (KER) 命令により汎用レジスタの値を拡張回路に送ると同時に拡張回路制御信号を送り、変換結果を汎用レジスタに書き込む
- ④ セーブ命令により汎用レジスタに格納された変換結果をメモリにセーブする

図9 処理プログラム

### 3. 5 結果

#### 3. 5. 1 実装シミュレーション結果

表2に実装シミュレーションによる各モジュールを Implementation した結果を示す。すべてのモジュールにおいて動作速度の33MHzを満たしている。

表2 実装シミュレーション結果

モジュール	回路規模(gate)	最大処理速度(MHz)
FPGA1 全体	35,413	45.276
(プロセッサコア部分)	18,195	51.372
FPGA2(拡張回路)	17,716	46.106

#### 3. 5. 2 処理結果

表3に  $512 \times 512$  pixel グレースケールイメージを各処理レベルのウェーブレット変換に要した時間を示す。Scaling image と Wavelet image とも変換に要する時間は同じである。

表3 処理結果 ( $512 \times 512$  pixel)

処理レベル	クロック数(clk)	時間(ms)
1Level	247,047	7.411
2Level	135,815	4.074
3Level	121,159	3.634
4Level	116,391	3.491

(1clk=30ns)

また今回の実験では、ホスト PC (600MHz) 上の主メモリにある Original image と画像サイズ及び変換レベルに応じたプログラムを HwModule 上の LM (ローカルメモリ) に送り、再構成可能プロセッサで実行した後、ホスト PC 上の主メモリに書き戻す作業を行った。  $512 \times 512$  pixel グレースケールイメージを送るのに、2.3ms かかった。また、プログラムを送るのに要した時間は、レベル4までの変換で0.2ms以内であった。

#### 3. 5. 3 ソフトウェアとの比較

3. 5. 2で示した結果と同じ処理をソフトウェアで実行した。600MHzのPCを使用し、2Levelの変換を行った結果、ウェーブレット変換処理に要した時間は約10.8msであった。これは6,480,000clk分に相当し、再構成可能プロセッサによる処理(135,815clk)の約4.8倍である。

## 4 むすび

本稿では再構成可能なプロセッサを用い、ウェーブレット変換をする拡張回路について、実装実験の手法とその結果について述べた。高速性と柔軟性は実現することができたが、設計・生産性の向上に向けたとりきめが今後必要である。

### 文献

- [1] 木田裕之, 木村晋二, 高木一義, あべ松竜盛, 渡邊勝正 “再構成可能部を持つ Java プロセッサ” 1999年電子情報通信学会総合大会, SA-2-6, Mar. 1999
- [2] WWW サイト: <http://www.nec.co.jp/press/ja/0210/1604.html>
- [3] WWW サイト: <http://pcweb.mycom.co.jp/news/2002/09/10/07.html>
- [4] 田中茂 “システム LSI のプラットホーム事例” デザインウェーブマガジン vol.7, no.8, pp.42-53, Aug. 2002
- [5] 仁木雅, 関根優年, 伊藤光, 木場俊暁 “部分選択的に画像変換を行う Haar-Wavelet 変換チップ” 第5回システム LSI ワークショップ予稿集, pp.235-238, Nov. 2001