

[特別講演] SystemVerilog チュートリアル

浜口 加寿美⁽¹⁾ 明石 貴昭⁽²⁾ 湯井 丈晴⁽³⁾ 後藤 謙治⁽⁴⁾ 岡本 実幸⁽⁵⁾
杉浦 正志⁽⁶⁾ 土屋 丈彦⁽⁷⁾ 千綿 幸雄⁽⁸⁾ 竹田津 弘州⁽⁹⁾ 李建道⁽¹⁰⁾ 高嶺 美夫⁽¹¹⁾

(1,9) 松下電器産業株式会社 〒571-8501 大阪府門真市大字門真 1006

(2) 日本シノプシス株式会社 〒140-0014 東京都品川区大井 1-28-1

(3) 株式会社沖ネットワークエルエスアイ 〒140-0031 東京都品川区五反田 2-15-7

(4) 日本ケイデンス・デザイン・システムズ社 〒222-0033 神奈川県横浜市港北区新横浜 3-17-6

(5) 三洋半導体株式会社 〒370-0596 群馬県邑楽郡大泉町坂田 1-1-1

(6) 株式会社図研 〒224-8585 神奈川県横浜市都筑区荏田東 2-25-1

(7) 株式会社東芝 〒105-8001 東京都港区芝浦 1-1-1

(8) 富士通株式会社 〒211-8588 神奈川県川崎市中原区上小田中 4-1-1

(10) メンター・グラフィックス・ジャパン株式会社 〒140-0001 東京都品川区北品川 4-7-35

(11) 株式会社ルネサステクノロジ 〒100-6334 東京都千代田区丸の内 2-4-1

E-mail: (1,9){hamaguchi.kasumi, taketazu.hirokuni}@jp.panasonic.com, (2) akashi@synopsys.com,

(3) yui578@oki.com, (4) gotok@cadence.com, (5) okamoto@gf.hm.rd.sanyo.co.jp, (6) sugiura@zuken.co.jp,

(7) takehiko2.tsuchiya@toshiba.co.jp, (8) chiwata.yukio@jp.fujitsu.com, (10) kun-do_Lee@mentor.com,

(11) takamine.yoshio@renesas.com

あらかし JEITA (社団法人 電子情報技術産業協会) EDA 技術専門委員会/標準化小委員会傘下で、10 社のメンバ
により組織されている SystemVerilog タスクグループが、SystemVerilog の「設計のための構文」及び「検証のための
構文」の中から「アサーション」をチュートリアル形式で説明します。

キーワード SystemVerilog, Verilog HDL, HDVL, RTL, アサーション

[Special Lecture] SystemVerilog Tutorial

Kasumi Hamaguchi⁽¹⁾ Takaaki Akashi⁽²⁾ Takeharu Yui⁽³⁾ Kenji Goto⁽⁴⁾ Miyuki Okamoto⁽⁵⁾
Masashi Sugiura⁽⁶⁾ Takehiko Tsuchiya⁽⁷⁾ Yukio Chiwata⁽⁸⁾ Hirokuni Taketazu⁽⁹⁾ Kun Do Lee⁽¹⁰⁾
and Yoshio Takamine⁽¹¹⁾

(1,9) Matsushita Electric Industrial Co., Ltd. 1600 Kadoma, Kadoma, Osaka, 571-8501 Japan

(2) Nihon Synopsys Co., Ltd. 1-28-1 Oi, Shinagawa, Tokyo, 140-0014 Japan

(3) Oki Network LSI Co., Ltd. 2-15-7 Gotanda, Shinagawa, Tokyo, 140-0031 Japan

(4) Sanyo Semiconductor Co., Ltd. 1-1-1 Sakata, Oizumi-machi, Ora, Gunma, 370-0596 Japan

(5) Zuken Inc. 2-25-1 Eda-Higashi, Tsuzuki, Yokohama, Kanagawa, 224-8585 Japan

(6) Cadence Design Systems, Japan B.V. 3-17-6 Shin-Yokohama, Kohoku, Yokohama, Kanagawa, 222-0033 Japan

(7) Toshiba Corporation. 1-1, Shibaura 1-chome, Minato-ku, Tokyo 105-8001 Japan

(8) FUJITSU LIMITED 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki, kanagawa, 211-8588 Japan

(10) Mentor Graphics Japan Co., Ltd. 4-7-35 Kita-Shinagawa, Shinagawa, Tokyo, 140-0001 Japan

(11) Renesas Technology Corp. 2-4-1 Marunouchi, Chiyoda, Tokyo, 100-6334 Japan

E-mail: (1,9){hamaguchi.kasumi, taketazu.hirokuni}@jp.panasonic.com, (2) akashi@synopsys.com,

(3) yui578@oki.com, (4) gotok@cadence.com, (5) okamoto@gf.hm.rd.sanyo.co.jp, (6) sugiura@zuken.co.jp,

(7) takehiko2.tsuchiya@toshiba.co.jp, (8) chiwata.yukio@jp.fujitsu.com, (10) kun-do_Lee@mentor.com,

(11) takamine.yoshio@renesas.com

Abstract SystemVerilog Task Group which is formed by members from ten companies under the Standardization
Support Sub-Committee of EDA Technical Committee, JEITA (Japan Electronics and Information Technology
Industries Association) will present a tutorial style lecture of two feature of SystemVerilog; "design construct" and
"assertion" in the "verification construct".

Keyword SystemVerilog, Verilog HDL, HDVL, RTL, Assertion

アジェンダ

- JEITA SystemVerilogタスク・グループ紹介
- SystemVerilog概要
- 言語チュートリアル
 - 設計のための構文
 - 検証のための構文
- まとめ

JEITA (7)



SystemVerilog
(IEEE Std. 1800-2005)
チュートリアル

2006/11/29 @デザインガイア2006

JEITA SystemVerilogタスク・グループ

JEITA




SystemVerilog Task Groupメンバー

- JEITA : 社団法人 電子情報技術産業協会
- 「JEITA EDA技術専門委員会／標準化小委員会」傘下の SystemVerilog Task Group (SV-TG)
 - SystemVerilogの国際標準化活動に日本から参加
 - メンバー企業 10社


沖ネットワークエルエスアイ	日本シノプシス
三洋	松下電器産業
国研	メンター-グラフィックス-ジャパン
東芝	富士通
日本ケイテックス・デザイン・システムズ社	ルネサステクノロジ
(注)五十音順、敬称略	

JEITA (9)



JEITA組織図

Japan Electronics and Information Technology Industries Association




→ EDA Technical Committee was formed to handle EDA 2.0 standard as one of technical committees in JEITA (former EIAJ) in April 1983.

JEITA (1)



世界の標準機関とコラボレーション



アジェンダ

- JEITA SystemVerilogタスクグループ紹介
- SystemVerilog概要
- 言語チュートリアル
 - 設計のための構文
 - 検証のための構文
- まとめ

JEITA




何故SystemVerilogなのか?

- より大きな規模の回路をより短時間で設計しなくてはならない
 - より高度な抽象で設計する必要 → 堅実性の削減
 - 意味の無い言語が必要 → 不要なイタレーションの削減
 - 新しい検証ワークフローが必要 → より多くのテストを効率良く
 - 高度な自動化のための言語構造が必要 → TLM構造のサポート
- しかし...
 - Verilog HDL / VHDLでは問題が多い...
 - Verilog HDLには、何種類かという大規模がある
 - HDLのレベルでは抽象度は上げられない
 - 過去の資産(デザイン、エンジニアのスキル等)は捨てたくない
 - 等々
- 新しい言語ではなく、Verilog HDLをエンハンスすることで、資産を継承

JEITA



新しい技術の台頭と共に言語が乱立




JEITA



SystemVerilog の概要

- IEEE Std. 1364-2001 (Verilog HDL)の拡張
- IEEE Std. 1800-2005 標準
- デザインと検証のために言語を統合
 - HDVL (Hardware Description and Verification Language)
- SystemVerilog はVerilog HDL の新バージョン



JEITA (11)



設計記述面の利点

- Verilog HDL記述の曖昧さの解消
- 可読性, 保守容易性の向上, 記述量の削減 (コンサイズRTL)
 - コード記述量を1/3~1/10 以下へと削減可能
 - 簡潔な記述 = 生産性の向上, バグの減少
- TLM記述を可能とする
 - interface構造を追加
 - ピンレベル・インターフェイス以外のmodules接続をサポート
- システムからゲート・レベルまで
 - ゲートレベル・ネットリストはVerilog HDLをそのまま継承

JEITA (10)



検証記述面の利点

- 検証記述の改善
 - 単一環境に組み込まれた検証
 - アドバンスド・テストベンチ構文を追加
 - アサーション構文を追加
 - カバレッジ構文を追加
- DPI(Direct Programming Interface)によるC/C++との親和性強化

JEITA (11)



他言語と比べるならば...

- VS 既存HDL
 - 検証面の充実
 - 制約付きランダム・ステイミュラス
 - アサーション
 - 機能カバレッジ
 - 動的オブジェクトの追加
- VS ソフトウェア言語
 - 並列性
 - always, fork-join, ゲート・プリミティブ
 - 時間の概念
 - \$ (遅延), \$\$ (サイクル遅延), \$ (イベント遅延)

JEITA (12)



アジェンダ

- JEITA SystemVerilogタスクグループ紹介
- SystemVerilog概要
- 言語チュートリアル
 - 設計のための構文
 - 検証のための構文
- まとめ

JEITA

(13)



言語特徴説明


- 設計のための構文
 - データ型
 - インタフェース
 - デザインインテント手続きブロック
 - デザインインテント条件文
 - 検証のための構文
 - アサーション
- ※ テストベンチ構文とカバレッジ構文は今回は割愛

JEITA

(14)



設計のための構文



JEITA

(15)



データ型 - 基本

- logic 4値 (0/1/X/Z)
 - reg, wireの区別なく記述可能
 - wireとして使用する場合、ドライバを一つに限定
 - レース状態が起きないモデリングを可能に
 - リント・ツールでチェック可能(早期検出)
- bit 2値 (0/1)
 - シミュレーションの高速化
 - 初期値は0と規定されている
 - 全てのシミュレータの2値モードが整合

JEITA

(16)



データ型 - ユーザ定義

- typedef
 - 可読性の向上
 - ユーザにとって意味のある型を定義できる
 - 保守容易性の向上
 - 記述部を変更せず、宣言部を変更するだけで定義を変更できる
- typedefを用いたワード定義の例

```
// ワードを32ビットとして定義
typedef logic [31:0] word_t;
word_t A, B;

// ワードを64ビットとして定義
typedef logic [63:0] word_t;
word_t A, B;
```

JEITA (17)

SystemVerilog

データ型 - 構造体

- struct
 - C言語に似た、簡潔な宣言
 - typedef を用いて、データ型名を指定可能
 - 構造体の全体に対し、一括して値を代入可能
 - 可読性、保守容易性の向上、記述量の削減

```
struct {
    bit [7:0] opcodes; // 8bit幅の2値
    bit [23:0] addr; // 24bit幅の2値
    data_word data; // typedefされたユーザデータ型
} instruction; // 名前付き構造体の宣言

instruction IR; // 構造体の配置
IR = {6, 377, 45}; // 構造体への代入
```

JEITA (18)

SystemVerilog

データ型 - 列挙型

- enum
 - Verilog HDL 1995/2001
 - parameter定義宣言、もしくはdefineマクロ宣言
 - 他に名前をつけることとまる
 - SystemVerilog
 - enum宣言
 - 値の集合を定義、初期値設定、範囲チェック可能
 - 高抽象化モデリング
 - 記述量の削減に加え、可読性、保守容易性の向上

```
parameter RED = 0, YELLOW = 1, GREEN = 2;
reg [1:0] traffic_light;
Verilog HDL 1995/2001
enum (red, yellow, green) traffic_light;
SystemVerilog
```

JEITA (19)


SystemVerilog

データ型 - 多次元配列

- 2次元バック型 x 2次元アンバック型

```
logic [1:0][7:0] array2d [3:0][2:0];
```

この宣言で一度に
7次元である最大幅は16bits



JEITA (20)

SystemVerilog

データ型 - 多次元配列

可読性,保守容易性,記述量の削減

```

reg [7:0] mem0[0:1023];
reg [7:0] mem1[0:1023];
reg [7:0] mem2[0:1023];
reg [23:0] q;

always @(posedge clk) begin
  if (en) mem0[0] <- d[31:24];
  if (en) mem1[0] <- d[23:16];
  if (en) mem2[0] <- d[15:8];
  if (en) mem0[1] <- d[7:0];
end

always @(posedge clk) begin
  if (en) q <- mem0[0];
end
    
```

```

reg [3:0] [7:0] mem[0:1023];
reg [3:0] [7:0] q;

always @(posedge clk) begin
  if (en) mem[0] <- d[3];
  if (en) mem[1] <- d[2];
  if (en) mem[2] <- d[1];
  if (en) mem[3] <- d[0];
end

always @(posedge clk) begin
  if (en) q <- mem[0];
end
    
```


多次元化

同一家族を
バイト単位で
ハンドリング

インタフェース

Verilog HDL 1995/2001 モジュール・ポート接続

- モジュール間の詳細な端子接続を知る必要がある
- 入出力の端子群に変更があった場合記述の変更が煩雑
- ポート互換を多くのモジュールで何度も繰り返す必要がある
- SystemVerilog interface接続が可能
- 接続の内容の定義はモジュール定義から独立して行う
- 記述量の削減に多大な効果
- ポートの追加・削除に伴うファイル修正作業を軽減



インタフェース

```

module mem0_0(
  input clk,
  output [31:0] mem0,
  input [7:0] mem1,
  output [23:0] mem2,
  output [3:0] q);
  reg [31:0] mem0;
  reg [7:0] mem1;
  reg [23:0] mem2;
  reg [3:0] q;

  always @(posedge clk) mem0 <= mem0_0;
endmodule

module mem0_1(
  input clk,
  output [31:0] mem0,
  input [7:0] mem1,
  output [23:0] mem2,
  output [3:0] q);
  reg [31:0] mem0;
  reg [7:0] mem1;
  reg [23:0] mem2;
  reg [3:0] q;

  always @(posedge clk) mem0 <= mem0_1;
endmodule

interface mem0_if;
  output [31:0] mem0;
  input [7:0] mem1;
  output [23:0] mem2;
  output [3:0] q;
endinterface

mem0_0 mem0_0_inst0 (.clk(clk), .mem0(mem0), .mem1(mem1), .mem2(mem2), .q(q));
mem0_1 mem0_1_inst0 (.clk(clk), .mem0(mem0), .mem1(mem1), .mem2(mem2), .q(q));
    
```

interfaceを使わない場合

```

interface mem0_if;
  output [31:0] mem0;
  input [7:0] mem1;
  output [23:0] mem2;
  output [3:0] q;
endinterface

module mem0_0(
  input clk,
  output [31:0] mem0,
  input [7:0] mem1,
  output [23:0] mem2,
  output [3:0] q);
  reg [31:0] mem0;
  reg [7:0] mem1;
  reg [23:0] mem2;
  reg [3:0] q;

  always @(posedge clk) mem0 <= mem0_0;
endmodule

module mem0_1(
  input clk,
  output [31:0] mem0,
  input [7:0] mem1,
  output [23:0] mem2,
  output [3:0] q);
  reg [31:0] mem0;
  reg [7:0] mem1;
  reg [23:0] mem2;
  reg [3:0] q;

  always @(posedge clk) mem0 <= mem0_1;
endmodule

mem0_0 mem0_0_inst0 (.clk(clk), .mem0(mem0), .mem1(mem1), .mem2(mem2), .q(q));
mem0_1 mem0_1_inst0 (.clk(clk), .mem0(mem0), .mem1(mem1), .mem2(mem2), .q(q));
    
```

モジュール接続

Verilog HDL 1995/2001 での接続:

- 順序接続
- 名前接続

```

module my_chip (input wire clock, output
  wire [63:0] a, b, c, d;
  output [3:0] mem0, mem1, mem2;
  output [3:0] q);
  always @(posedge clock) mem0 <= mem0;
  always @(posedge clock) mem1 <= mem1;
  always @(posedge clock) mem2 <= mem2;
  always @(posedge clock) q <= mem0;
endmodule
    
```

モジュール間の順序で接続 (使いやすくない)

名前加工で接続 (既存の部品)

SystemVerilog で拡張された名前接続:

- .name を用いて同一端子名省略
- * ワイルドカード

```

module my_chip (input wire clock, input name0
  wire [63:0] a, b, c, d;
  output [3:0] mem0, mem1, mem2;
  output [3:0] q);
  always @(posedge clock) mem0 <= mem0;
  always @(posedge clock) mem1 <= mem1;
  always @(posedge clock) mem2 <= mem2;
  always @(posedge clock) q <= mem0;
endmodule
    
```

同一の端子名を一つの名前で記述する

デザインインテント手続きブロック

- always_comb/latch/ff
 - 設計者が意図する回路を明示的に指定
 - ツール型別に依存しない回路が得られる
 - always_comb/latchはセンシティブリストが不要
 - ツールは代入の右辺から導き出す
 - 詳細な規定によりツール間の不整合を防ぐ
 - initial, alwaysすべての手動述的ブロックがアクティブになった後、時間ゼロにおいて自動的に1回実行される
 - Verilog HDL 1995/2001のalways記法でイベントがトリガされず、シミュレーションがロックする問題を解決

```
always_comb begin
    temp1 = a & b;
    temp2 = c & d;
    y = temp1 | temp2;
end
```

JEITA (25)

SystemVerilog

デザインインテント条件文

- unique/priority case/if
 - case/IF文にて条件処理を順次/逆列の何れかの順列に指定
 - ツールベンダー依存のプログラマを排除
 - // full_case, parallel_case
 - シミュレーション、合成で統一した解釈を実現
 - RTLゲート間のシミュレーション・ミスマッチ防止


```
unique case (sel)
3'b001 : muxo = a;
3'b010 : muxo = b;
3'b100 : muxo = c;
endcase
```

```
priority if (sel0) q = 3'b000;
else if (sel1) q = 3'b011;
else if (sel2) q = 3'b110;
else if (sel3) q = 3'b111;
```

JEITA (26)

SystemVerilog

検証のための構文




JEITA (27)

SystemVerilog

従来の検証手法

- バグの発見のためには...
 1. ステイムユラスを加えて不正な動作を活性化
 2. 同じく不正な動作の結果を出力へ伝播させる
 3. 出力波形からバグトレースしてバグの原因箇所を特定




JEITA (28)

SystemVerilog

アサーションベース検証

- ・ 信頼性の向上
 - ・ バグの早期発見
 - ・ 出力に伝播させることが困難なバグの発見
 - ・ バックトレースの短縮




(29)

JEITA

Siemens

アサーションでバグをすぐに見つける

- ・ ブロック内ホワイトボックス検証
 - ・ 設計のバグを、プライマリ出力に到達する前に検出



(30)

JEITA

Siemens

アサーションとは？ 何故使用するのか？

- ・ アサーションは検証要素
 - ・ 設計ブロックや、そのインタフェース上の禁止される動作を監視
 - ・ アサーションで記述される、期待される動作を追跡
- ・ アサーションの利点
 - ・ 信頼性の向上
 - ・ デバッグ効率向上
 - ・ 検証期間短縮
 - ・ カバレッジの一般化

(31)

JEITA

Siemens

アサーション使用例

- ・ 禁止状態のチェック
 - ・ プロパティの定義
 - ・ プロパティの引数による再利用
 - ・ not 演算子
- ・ ワンホットのチェック
 - ・ onehot システム・ファンクション
- ・ タイムアウト
 - ・ シーケンスの定義
 - ・ シーケンスの引数による再利用
 - ・ プロパティからのシーケンス呼び出し
- ・ 状態保持のチェック
 - ・ throughput 演算子

(32)

JEITA

Siemens

禁止状態のチェック

- 意図していない状態になっていないか？
- FIFOにおいてpushとpopは同時に発生しない
- FIFOにおいてfullのときに書き込みはできない
- propertyを使用して期待する状態を定義
- notを使用して禁止状態を指定

```

property p_expected (引数);
// 期待する状態
endproperty
property p_illegal (引数);
// not <禁止状態>;
endproperty
    
```

JEITA

(13)

Systematic

禁止状態の記述例

- FIFOにおいてpushとpopは同時に発生しない(禁止状態1)
- FIFOにおいてfullのときに書き込みはできない(禁止状態2)

```

property p_fifo_push_pop; // 禁止状態1を定義
    @(posedge clk) disable iff (reset)
        // サンプルクロックと非同期リセット
        not (push && pop);
endproperty
property p_fifo_full_push; // 禁止状態2を定義
    @(posedge clk) disable iff (reset)
        not (full && push && !pop);
endproperty
// 定義したFIFOの例をテスト
a_fifo_rule_1 : assert property (p_fifo_push_pop);
a_fifo_rule_2 : assert property (p_fifo_full_push);
    
```


JEITA

(15)

Systematic

禁止状態の使用例

- FIFOにおいてpushとpopは同時に発生しない
- FIFOにおいてfullのときに書き込みはできない



JEITA

(14)

Systematic

ワンホットのチェック

- ワンホットであるべき番号が、不正状態にならないか？
- 対象とする番号の1ビットのみ"1"である



~~\$onehot (ワンホットが検出)~~

- \$onehotシステム、ファンクションを使用


JEITA

(16)

Systematic

ワンホットの使用例

- 信号中の1ビットのみ1である



JEITA

(37)



ワンホットの記述例

- 信号中の1ビットのみ1である
- フロパティ回路をassert

```
property P_onehot_check; // ワンホット指定を定義
    @(posedge clk) disable iff (reset)
        $onehot (mux);
endproperty
// 定義したフロパティをアサート
P_onehot_1 : assert property (P_onehot_check);
```

- assert宣言内にフロパティを回路

```
// もしくはフロパティ定義を省略
a_onehot_2 : assert property (
    @(posedge clk) disable iff (reset)
        $onehot (mux));
```

JEITA

(38)



タイムアウトのチェック

- 規定時間以内に動作が完了するか？
- reqのアサート後、既定サイクル以内にackがアサート
- bus_transのアサート後、次のサイクルでbus_reqアサート
- 規定の動作をsequenceで定義



JEITA


(39)



タイムアウトの使用例

- reqのアサート後、既定サイクル以内にackがアサート

※ req1-ack1: 8サイクル以内, req2-ack2: 10サイクル以内



JEITA

(40)



タイムアウトの記述例

```

    • reqがアサート後、既定サイクル以内にackがアサート
    ※ req1-ack1: 8サイクル以内, req2-ack2: 10サイクル以内
    sequence a_response(ack, maxcycle); // req-ackのタイムアウトを定義
    @ (posedge clk) #10(maxcycle-1) ack;
    endsequence // 0-maxcycleの間にackがアサート
    property p_response(req, ack, maxcycle); // req-ackのプロパティ
    @ (posedge clk) disable iff (reset) // シーケンスをreq, ackに適用
    req |> a_response (ack, maxcycle);
    endproperty // sequence property 適用
    // 定義したプロパティをreq1-ack1, req2-ack2それぞれにアサート
    // (既定サイクルは異なる)
    a_timeout_rule_1 : assert property (p_response (req1, ack1, 8));
    a_timeout_rule_2 : assert property (p_response (req2, ack2, 10));
  
```

JEITA (41)



状態保持のチェック

- 特定シーケンス中、状態が保持されているか？
- frameはバスサイクル期間中アクティブである
- readyが8クロックlowである期間中、transmitはアサートされる
- throughputを使用




※ 保持状態はプリアン登録

JEITA (42)



状態保持のチェック使用例

- resetとtransmitは、readyシーケンス中インアクティブである
- ※ readyシーケンス:= readyが連続的に3サイクルアクティブ



JEITA (43)



状態保持のチェック記述例

- resetとtransmitは、readyシーケンス中インアクティブである
- ※ readyシーケンス:= readyが連続的に3サイクルアクティブ

```

sequence a_ready_3; // 保持する各シーケンスを定義
@ (posedge clk)
  (!reset && !transmit) throughout ready[*3];
endsequence
// シーケンスをclkドメインのプロパティとしてアサート
a_throughout_rule : assert property (
  @ (posedge clk) disable iff (reset)
  a_ready_3);
  
```

JEITA (44)



