

超細粒度VLIW計算機KIDOCHの特徴とCコンパイラの性能評価

安倍 正人 岡部 公起 根元 義章
東北大学大型計算機センター

本文では、従来の計算機における1つの命令を複数のステップからなるマイクロ命令で表すことにより、スーパーパイプライン計算機と同じように命令のピッチ縮小の効果を持たせた上で、更に条件分岐におけるハザードの影響をなくしたVLIW計算機KIDOCH IVのアーキテクチャについて述べ、続いて開発したCコンパイラの性能を条件分岐のあるプログラムについて調べた結果を報告する。

A SUPER FINE GRAIN VLIW COMPUTER KIDOCH AND THE PERFORMANCE OF THE C COMPILER

Masato Abe Kouki Okabe
Yoshiaki Nemoto
Computer Center, Tohoku University

This paper describes the architecture of a VLIW computer KIDOCH IV, in which one instruction of a conventional computer is represented by several steps of more fine grade micro instructions. By this architecture, the effect of hazard due to condition jump is less in KIDOCH compared to a conventional computer such as a super pipeline computer. Also described is the performance of the C compiler for the VLIW computer KIDOCH with a sample programs involving JUMP instructions.

1. まえがき

我々は、256bit/Wという長大な命令長を持つプログラムメモリで15のユニットを1ステップで同時に動作させることによって高速化を図るVLIW計算機KIDDOCH IV [1]を開発中である。この計算機の特徴は、

- (1) 従来の計算機の1命令をより細かい複数ステップのマイクロ命令で表しているため、マイクロ命令のピッチをスーパーパイプライン計算機のピッチと同程度に設計可能である。
- (2) プログラムメモリ中には、直接各演算器を動作させるための(デコード済みの)マイクロ命令が入っているため、従来の計算機では3~8と多かったパイプラインの段数がKIDDOCHでは1である。そのため、スーパーパイプライン計算機で問題となる条件分岐の際のハザードの影響が高々1マイクロ命令分だけとなり、影響が少ない。
- (3) 複数の演算器と複数のメモリキャッシュをサポートしている。

という3つの点にある。本文では、この点について条件分岐を含むサンプルプログラムを用いて検証すると共に、開発したCコンパイラの性能を調べた結果についても述べる。

2. KIDDOCHの全体構成

図1にKIDDOCH IVの全体構成を示す。ホス

ト計算機はUNIXマシンである。このホスト計算機とKIDDOCH IVはVMEバスを通じて結合される。

KIDDOCH IVは独立に稼働する15個の装置(2つのアドレス計算用ALU、それぞれ64kW/32bitの容量の2つのデータメモリキャッシュ、1つの浮動小数点/整数演算用ALU、1つの浮動小数点/整数演算用ALU兼MPY兼DIV、ホスト計算機との間のパイプライン的データ交換に用いられるバンク切り替え方式の64kW/32bit×2バンクの容量のメモリユニット、ホスト計算機との間で制御コードの受け渡しに用いられる4kW/32bitの容量のデュアルポートメモリ等)からなり、トリプルハイトのプリント基板2枚で構成される。

3. 5ポートレジスタファイルによるバスネックの解消

KIDDOCH IVは、KIDDOCH III [2]と異なり、データ用の内部バスは2本である。そのため、KIDDOCH III以上にバスネックが問題となる。5ポートレジスタファイル(64W/32bit)は図2に示すように入力ポートが3、出力ポートが2であるので、データ用内部バスの数を3本にすることも可能ではあったが、いくつかのサンプルプログラムについて調査した結果、3本の入力ポートの内1本をデータの帰還用に用いたほうが有効な場合が多いため、図2の構成となった。




図1 KIDDOCH IVの全体構成




図2 5ポートレジスタと演算器の構成

また、レジスタファイルを用いると、コードコンパクションの際の同期の問題が緩和されるという利点と、後で再び同じデータを使うとわかっている場合に、そのデータをレジスタファイルの別の領域に待避しておくことにより、同じデータを再転送しないで済むという利点がある。

4. マイクロ命令

従来の計算機の1命令を、KIDDOCH IVでは図3に示すように複数のマイクロ命令で実現している。図中、ロード命令は4ステップ、加算命令は3ステップで実行される。このステップ数が、従来の計算機（パイプラインの段数：3と仮定）における命令の実効サイクルの長さとなるので、KIDDOCH IVのマイクロ命令のピッチは、従来の計算機の実効サイクルのピッチの $1/3 \sim 1/$




図3 a KIDDOCHにおける複合命令としてのLOAD命令




図3 b KIDDOCHにおける複合命令としての加算命令




図3 c 従来の計算機におけるLOADあるいは加算命令

図3 従来の計算機とKIDDOCHにおける複合マイクロ命令によるLOADあるいは加算命令の実行の様子

- IF : 命令のフェッチ
- DEC : 命令のデコード
- EX : 命令の実行

4となると期待できる。また、KIDUCHIVにおいては、プログラムメモリの内容そのものにはデコードされたコードが入っていると見做すことが可能で、それが直接各ユニットを動作させるため、命令のデコードサイクルが必要なく、レイテンシは小さい。

5. 条件分岐の際のマイクロ命令の効果

図4に示すようなプログラムの場合、KIDUCHIVのアセンブラ出力結果および一般のRISC計算機(SPARC Station 2)の出力結果は、それぞれ図5(a), 図5(b)となった。

```
int    sum,a,minus,plus;
```

```
main()
```

```
{
```

```
    sum=minus=plus=0;
```

```
    if(a<0) {
```

```
        sum = sum-a;
```

```
        minus++;
```

```
    }
```

```
    else {
```

```
        sum = sum+a;
```

```
        plus++;
```

```
    }
```

```
}
```

図4 分岐命令のあるプログラムの例

```
:i=0
```

```
_main:
```

```
    IMM      XD_3
```

```
    ALU1     A0.WENA
```

```
    BUSA     IMM
```

```
/
```

```
:i=1
```

```
    IMM      XD_1
```

```
    ALU2     A8.WENA
```

```
    BUSA     IMM
```

```
/
```

```
:i=2
```

```
    IMM      XD_0
```

```
    ALU1     A1.WENA
```

```
    ALU2     C8
```

```
    ALU2     PASSX
```

```
    BUSA     IMM
```

```
/
```

```
:i=3
```

```
    IMM      XD_2
```

```
    ALU1     C0
```

```
    ALU1     PASSX
```

```
    ALU2
    BUSA
```

```
    A8.WENA
    IMM
```

```
/
```

```
:i=4
```

```
    IMM
```

```
    ALU2
```

```
    ALU2
```

```
    FALU
```

```
    FPU
```

```
    DMU2
```

```
    BUSA
```

```
    IC_0
```

```
    C8
```

```
    PASSX
```

```
    A6.WENA
```

```
    A2.WENA
```

```
    AEN
```

```
    IMM
```

```
/
```

```
:i=5
```

```
    IMM
```

```
    ALU1
```

```
    ALU1
```

```
    FALU
```

```
    FPU
```

```
    DMU1
```

```
    DMU1
```

```
    BUSA
```

```
    BUSE
```

```
    IC_0
```

```
    C1
```

```
    PASSX
```

```
    A7.WENA
```

```
    A3.WENA
```

```
    AEN
```

```
    DEN
```

```
    DMU2
```

```
    IMM
```

```
/
```

```
:i=6
```

```
    IMM
```

```
    FALU
```

```
    FALU
```

```
    FALU
```

```
    FPU
```

```
    FPU
```

```
    FPU
```

```
    DMU1
```

```
    DMU2
```

```
    DMU2
```

```
    BUSA
```

```
    IC_0
```

```
    C6
```

```
    D7
```

```
    IADD
```

```
    C2
```

```
    D3
```

```
    ISUB
```

```
    WEN
```

```
    AEN
```

```
    DEN
```

```
    IMM
```

```
/
```

```
:i=7
```

```
    IMM
```

```
    FPU
```

```
    FPU
```

```
    FPU
```

```
    DMU1
```

```
    DMU1
```

```
    DMU2
```

```
    BUSE
```

```
    IC_0
```

```
    C3
```

```
    D2
```

```
    ICOMP
```

```
    AEN
```

```
    DEN
```

```
    WEN
```

```
    IMM
```

```
/
```

```
:i=8
```

```
    IMM
```

```
    FALU
```

```
    FALU
```

```
    FPU
```

```
    FPU
```

```
    DMU1
```

```
    BUSA
```

```
    IC_9
```

```
    A6.WENA
```

```
    B7.WENB
```

```
    A2.WENA
```

```
    B3.WENB
```

```
    WEN
```

```
    IMM
```

```
/
```

```
:i=9
```

```
    ALU1
```

```
    ALU1
```

```
    ALU2
```

```
    ALU2
```

```
    COND
```

```
    C1
```

```
    PASSX
```

```
    C8
```

```
    PASSX
```

```
    FPU_GE
```

```

/
:i=10
IMM      L$0
CJP      LATCH_A
CJP      DELAY
BUSA     IMM

/
:i=11
FALU     E6,WENE
FPU      E3
DMU1     AEN
DMU1     DEN
DMU2     AEN
DMU2     DEN
BUSA     FALU
BUSE     FPU

/
:i=12
DMU1     WEN
DMU2     WEN
COND     TRUE

/
:i=13
IMM      L$1
CJP      LATCH_A
CJP      DELAY
BUSA     IMM

/
:i=14
/
:i=15
L$0:
ALU1     C1
ALU1     PASSX

/
:i=16
ALU1     C0

/
ALU1     PASSX
:i=17
FALU     E7
DMU1     AEN
DMU1     DEN
BUSE     FALU

/
:i=18
FPU      E2
DMU1     AEN
DMU1     DEN
DMU1     WEN
BUSE     FPU

/
:i=19
DMU1     WEN

/
:i=20
L$1:
IMM      IC_0
ALU2     A2,WENA
ALU2     C0
ALU2     PASSX
BUSA     IMM

/
:i=21
COND     TRUE

/
:i=22
CJP      LATCH_A
CJP      DELAY
BUSA     ALU2

/
:i=23
/

```

図 5 (a) 図 4 のプログラムに対する K I D O C H コンパイラのアセンブラ出力結果

```

_main:
sethi    %hi(_plus),%o0
st       %g0,[%o0+%lo(_plus)]
sethi    %hi(_minus),%o1
st       %g0,[%o1+%lo(_minus)]
sethi    %hi(_sum),%o2
st       %g0,[%o2+%lo(_sum)]
sethi    %hi(_a),%o3
ld       [%o3+%lo(_a)],%o3
tst      %o3
bge,a   LY1
sethi    %hi(_a),%g2
sethi    %hi(_a),%o4
ld       [%o4+%lo(_a)],%o4
sethi    %hi(_sum),%o0      ![internal]
ld       [%o0+%lo(_sum)],%o5
sub      %o5,%o4,%o5
st       %o5,[%o0+%lo(_sum)]
sethi    %hi(_minus),%o0    ![internal]
ld       [%o0+%lo(_minus)],%g1

```

```

inc          %g1
b            LE16
st          %g1,[%o0+%lo(_minus)]
LY1:
ld          [%g2+%lo(_a)],%g2
sethi      %hi(_sum),%o0          ![internal]
ld          [%o0+%lo(_sum)],%g3
add        %g3,%g2,%g3
st          %g3,[%o0+%lo(_sum)]
sethi      %hi(_plus),%o0        ![internal]
ld          [%o0+%lo(_plus)],%g4
inc        %g4
st          %g4,[%o0+%lo(_plus)]
LE16:
retl
nop          ![internal]

```

図5 (b) 図4のプログラムに対するSPARCコンパイラのアセンブラ出力結果

また、図4のプログラムを実行したときに、要するクロック数を計算した結果を表1に示す。ここで、比較の対象としては一般のRISC計算機（クロック周期：3T）、スーパーバイライン計算機（パイプライン段数：8、クロック周期：T）、スーパースカラ計算機（同時発行命令数：3、整数演算&浮動小数点演算&分岐命令、クロック周期：3T）及びKIDDOCH IV（クロック周期：T）の4種類である。

表1から分かるように、KIDDOCH IVは所要時間が一番少ないことが分かる。

6. むすび

本文では、従来の計算機における1つの命令を複数のステップからなるマイクロ命令で表すことにより、スーパーバイライン計算機と同じように命令のピッチ縮小の効果を持たせた上で、更に

条件分岐におけるハザードの影響をなくしたVLIW計算機KIDDOCH IVのアーキテクチャについて述べ、続いて開発したCコンパイラの性能を条件分岐のあるプログラムについて調べ、その有効性を確認した。

文献

- [1] 安倍 他：VLIW型計算機KIDDOCHのメモリ管理機構、電子情報通信学会技術研究報告CPSY89-40（1989）
- [2] 安倍 他：音響デジタル信号処理を主目的とする高速演算装置μKIDDOCH、情報処理学会論文誌28、12、pp. 1306-1317（1987）

	一般のRISC計算機	スーパーバイライン計算機	スーパースカラ計算機	KIDDOCH IV
a < 0 のとき	66T	28T	63T	21T
a ≥ 0 のとき	72T	30T	69T	19T

表1 図4のプログラムを実行したときに、各種計算機で必要な総クロック数