

## TLB を用いた CPU キャッシュ利用分布の推定法

小川 周 吾<sup>†\*</sup> 平木 敬<sup>††</sup>

プロセッサのキャッシュはメモリアクセス性能を向上させるために用いられる。しかしキャッシュは、実行するプログラムによって使用状況が変化する。キャッシュの使用状況は、キャッシュヒット率に影響する。特に CMP や SMT 等を用いたプロセッサでキャッシュを共有した場合、各スレッドのキャッシュ使用状況が全体の性能に影響する。そのため、キャッシュミスによる性能低下を回避するためには、各プログラムのキャッシュ使用状況の把握が必要である。本稿ではプロセッサの TLB を用いたプログラムのキャッシュ使用領域の推定方法を提案する。我々は提案方法をシミュレータ上で SPEC CINT2000 を用いて評価した。その結果、TLB の内容からキャッシュの使用状況が推定可能であることが判明した。

### An Estimation for CPU cache usage condition with TLB Information

SHUGO OGAWA<sup>†,\*</sup> and KEI HIRAKI<sup>††</sup>

Processor cache is used to improve memory access performance. However, each executed program have different cache usage condition. Cache usage condition have an affect on cache hit rate. Performance of shared cache on CMP or SMT processor is particularly affected by cache usage condition of each thread. Thus it is important for system to get cache usage information for avoiding cache miss increase and performance decrease. In this paper, we propose an estimation method for CPU cache usage condition with TLB information. We evaluate our new method with SPEC CINT2000 on a simulator. As a result, we show the fact that we can estimate cache usage condition with TLB information.

#### 1. はじめに

現在の多くのプロセッサがキャッシュを搭載する。それは、低速なメモリへのアクセス頻度を低減してメモリアクセス性能を向上させるためである。メモリアクセスはプログラム実行中に頻繁に発生するため、キャッシュの搭載はシステム全体の性能向上につながる。

しかし、キャッシュヒット率はキャッシュの容量不足、使用領域の偏りによって低下する。キャッシュ使用量、使用領域は実行中のプログラムのアクセスパターンにより変化する。キャッシュ使用量の増加は、キャッシュの容量ミスによるヒット率の低下をもたらす。キャッシュ使用領域の偏りは、多くのプロセッサが用いるセットアソシアティブ方式、ダイレクトマップ方式のキャ

ッシュで、アクセス頻度の高い領域での競合増加に伴うヒット率の低下をもたらす。これらのキャッシュ方式では、データの格納場所がアドレスで決まるため、使用領域の偏りがヒット率低下につながる。

キャッシュヒット率低下の問題は、特に CMP、SMT<sup>1)2)</sup> プロセッサで現れやすい。これらのプロセッサは複数のスレッドを同時実行する。一方、キャッシュは資源節約のためにプロセッサ内で共有することが多い。この場合、キャッシュの使用量、使用領域はキャッシュを共有する全スレッドからの影響を受ける。そのため、キャッシュ使用量の増加、使用領域の偏りが発生しやすく、キャッシュヒット率が低下しやすい。

よってこれらのプロセッサ上でのキャッシュミス低減には、各プログラムのキャッシュ使用状況を把握することが重要である。キャッシュミスは前述の、各プログラムが持つ容量不足、使用領域の偏り等のキャッシュミス発生要因によって引き起こされる。そのため、各プログラムが使用するキャッシュ容量、使用領域を調べることでキャッシュミスの発生状況を調べられる。CMP や SMT を用いたキャッシュ共有型のプロセッサでは、同時実行中の各スレッドのキャッシュミス発生

<sup>†</sup> 元・東京大学

Formerly with the University of Tokyo

<sup>††</sup> 東京大学大学院情報理工学系研究科

The University of Tokyo, Graduate School of Information Science and Technology

\* 現在、NEC システムプラットフォーム研究所

Presently with NEC System Platform Research Laboratories

要因を調べることで、ミスが発生状況を把握できる。

## 2. 関連研究

本章では関連研究として、キャッシュミス発生要因の特定、CMP、SMT プロセッサでのキャッシュミス削減、ページ配置とキャッシュの関係の順に説明する。

### 2.1 キャッシュミス原因の特定手法

プログラムのキャッシュミス発生要因を調べる方法には、静的にミスの発生要因を特定する方法、実行時にキャッシュの使用状況を動的に調べる方法がある。

静的な方法は、動作中のプログラムのキャッシュミスの低減に必要な情報収集手段としては使用できない。その理由は、静的な方法ではプログラムの実行前にキャッシュミスの発生要因を特定するためである。静的な方法には、プログラムソースを分析する方法、キャッシュミスをプロファイリングする方法がある。

一方、動的な方法は実行中のプログラムのキャッシュミスの低減に必要な情報収集手段として適している。その理由は、実行中のキャッシュ使用情報を収集するためである。しかし、動的な方法にはプログラムのキャッシュ使用情報を収集する機構が必要である。

動的に実行中のプログラムのキャッシュ使用情報を収集するには、ハードウェアまたは OS のカーネルレベルでの情報収集が必要である。汎用性の面では、特殊なハードウェアが不要な OS のカーネルレベルでの情報収集が有利である。しかしハードウェアを使用せず、かつ OS のカーネルレベルでプログラム実行中にキャッシュミス要因を調べる方法は研究されていない。

### 2.2 CMP、SMT プロセッサのキャッシュミス低減

CMP、SMT プロセッサ上の共有キャッシュでは実行中の複数のスレッド間で競合が発生する。この競合によるミス回数の低減について研究がなされている。

我々は文献<sup>8)</sup>で、SMT プロセッサ上の共有キャッシュのミス削減する方式を提案している。この方式では、プロセッサの性能カウンタを用いて各スレッドのキャッシュミス回数を収集する。この情報から、ミスが少なくなるように同時実行するスレッドを選択する。

キャッシュに限らず、資源一般の競合回避も研究されている。Snavelly らは文献<sup>3)</sup>で、SMT プロセッサ上で同時実行するプロセスの組を、ハードウェア資源の観点で決定することの有用性を指摘している。Zaki らは文献<sup>4)</sup>で、SMT プロセッサ上の資源競合を無視したスケジューリングでの性能低下を指摘している。

これらの研究では、キャッシュミス回数のみからキャッシュ競合を検出する。他の情報は使用せず、同様の方式からキャッシュミス発生要因を調べることは難しい。




図 1 TLB、キャッシュを介したメモリアクセス手順 (Read)

### 2.3 ページとキャッシュの関係

ページとキャッシュの関連性についても研究が行われている。Kessler らは文献<sup>5)</sup>においてページのメモリ上での配置改善による、キャッシュミス削減について述べている。この研究ではページがキャッシュ上の偏った領域に格納されないようにページ配置を変更する。これにより必要なキャッシュ連想度を削減している。

## 3. 提案方式

本稿では、実行中のプログラムのキャッシュ使用状況の推定方式を提案する。提案方式の説明に先立って、まずキャッシュと TLB、ページの関係を述べる。次に、提案方式を支える概念である必要連想度とその算出アルゴリズムを述べる。最後に、必要連想度を用いたキャッシュ使用領域、ミス要因の特定方法を述べる。

### 3.1 キャッシュと TLB の関係

プロセッサがメモリにアクセスする際に、キャッシュと TLB は連携して動作する。それにより、TLB にページアドレスが記録されている場合、対応するページのデータがキャッシュ上に存在する可能性が高くなる。

仮想記憶機能を持つプロセッサでは、各プログラムに別々の論理アドレス空間が与えられる。論理アドレスと物理メモリとの対応は、メモリを一定容量毎に区切った、ページを単位として管理される。ページテーブルと TLB はこの対応関係を記録する。ページテーブルはメモリ上に存在し、プログラムが使用する各ページの先頭の論理アドレスと、対応する物理アドレスを記録する。TLB はプロセッサ上に存在し、ページテーブル中の頻繁に使用する情報を記録する。

一方、キャッシュはメモリ上のアクセス頻度の高いデータを格納する。これは、低速なメモリへのアクセスの低減によるメモリアクセスの高速化を目的とする。

TLB とキャッシュを持つプロセッサでは、メモリアクセスはアドレス変換、データアクセスの順で処理される (図 1 参照)。処理中に TLB、キャッシュ共に必要な情報が見つからない場合にはページテーブルやメ




図2 キャッシュとページの関係

メモリから必要な情報を参照して新たに格納する。よってメモリアクセス時にはキャッシュ上にアクセスされたデータ、TLBには対応するページアドレスが記録された状態になる。そのため、TLB エントリにアドレスが記録されているページは、ページ内のデータがキャッシュ上に存在する可能性が高い。

### 3.2 キャッシュとページの関係

多くのプロセッサではキャッシュの構成上、ページ内のデータのキャッシュ上での格納場所が一定である。キャッシュとページの関係を図2で示す。各ページは、アドレスで決まるキャッシュ上の領域に格納される。

多くのプロセッサでは、キャッシュの構成としてダイレクトマップまたはセットアソシアティブが用いられる。これらの構成では、データは格納されているアドレスによって、キャッシュ上の格納位置が限定される。また、近年キャッシュとメモリの間にキャッシュから溢れたデータを格納する victim キャッシュ<sup>6)</sup>を追加して、ミスペナルティを削減する方式が用いられる。

この場合、データが victim キャッシュ上にある可能性を持つ。しかし、victim キャッシュにデータが移動する前後でデータの上位キャッシュ上での格納先ブロックは変化しない。よって victim キャッシュの有無に関わらず、キャッシュ上の格納先領域に変化はない。

### 3.3 キャッシュの必要連想度、及び算出方式

キャッシュ、TLB、ページの関係により、TLBに記録されたページアドレスからページのキャッシュ上の格納先領域を特定できる。また、その領域に実際にページ内のデータが格納されている可能性が高い。

ここで、TLBに記録された全ページのデータを同時にキャッシュに格納するのに必要な連想度を、必要連想度と定義する。また各キャッシュ領域の必要連想度を、各領域に対応する、TLBに記録された全ページをキャッシュに格納するのに必要な連想度と定義する。

TLBから必要連想度を算出する手順は図3に示した




図3 TLBから必要連想度を算出する手順(概要)

```

for i = 1 to n do begin
    area = f(Ti)
    Parea = Parea + 1
end

```

図4 キャッシュの各領域の必要連想度算出アルゴリズム

通りである。手順ではTLBに記録されたページアドレスから各ページのキャッシュ上の格納先領域を求める。この格納先情報から各領域の必要連想度を求める。

図4は必要連想度の算出アルゴリズムである。まず、キャッシュ全体をページサイズ単位で分割した領域を想定する。領域総数はキャッシュ総容量をページサイズと連想度で割った値である。この値をNとする。分割した領域を先頭から、0からN-1とする。次に、TLBエントリiのページアドレスをT<sub>i</sub>、TLBエントリ数をnとする。ページアドレスから、格納先のキャッシュ領域番号を求める関数は、 $f(addr) = addr \bmod N$ と定義される。最後に、領域iについてのTLB中の対応ページ数をP<sub>i</sub>とする。すると必要連想度の定義により、P<sub>i</sub>は各領域の必要連想度に対応する。

### 3.4 キャッシュ使用領域・ミス要因の特定

算出された必要連想度から、キャッシュ使用領域の推定、キャッシュミス発生要因の特定を行う。本節では必要連想度から推定可能な情報について説明する。

#### 3.4.1 キャッシュミスが発生しやすい領域

必要連想度から、キャッシュミスが発生しやすい領域を推定できる。必要連想度がキャッシュの連想度を上回る場合、ワーキングセット中に同じ領域に格納されるデータがキャッシュ連想度より多く含まれることを表す。よって、必要連想度がキャッシュの連想度以下の領域と比較して、ミスを引き起こす可能性が高い。

#### 3.4.2 頻繁にアクセスされる領域

必要連想度の情報から、頻繁にアクセスされるキャッシュ領域を推定できる。TLBには頻繁に利用するペー

| CPU 命令セット                | Alpha 互換          |
|--------------------------|-------------------|
| Instruction/Data (cache) | 共用                |
| キャッシュライン長                | 512-bit           |
| キャッシュブロックセット数            | 128-16384         |
| キャッシュブロック配置              | 1-16 way          |
| キャッシュ置換アルゴリズム            | LRU               |
| Instruction/Data (TLB)   | 共用/分離             |
| TLB エントリ数                | 最大 128            |
| TLB エントリ配置               | Fully associative |
| TLB 置換アルゴリズム             | LRU               |
| ページサイズ                   | 1K-128Kbytes      |

図 5 シミュレーションパラメータ

ジのアドレスが記録されている。よって、TLB に記録されたページは、頻繁にアクセスするページである。よって、TLB エントリから算出される必要連想度が高いほど同一キャッシュ領域を頻繁にアクセスする。

### 3.4.3 発生するキャッシュミスの種類

キャッシュ上の各領域の必要連想度から、発生するキャッシュミスの種類を特定できる。必要連想度が高い領域がキャッシュの一部の場合は、ミスがこれらの領域に集中して競合ミスが発生する。一方で、必要連想度が高い領域が広範囲に渡る場合は、ミスの発生領域がキャッシュ全体に分散して、容量ミスが発生する。

## 4. 提案方式の評価

提案方式の正当性、有効性をシミュレータで評価する。本章では提案方式の評価環境、評価結果を述べる。

### 4.1 評価環境

提案方式による、キャッシュ使用状況の推定精度を SPEC CINT2000 のシミュレータ上での実行結果で評価する。シミュレータは SimCore/Alpha Functional Simulator<sup>7)</sup>Version 2.0r1 に TLB とキャッシュのシミュレーションを独自に追加して使用する。ハードウェアのシミュレーション条件は図 5 に示した通りである。

一方でソフトウェアのシミュレーションパラメータは以下の通りである。評価では SPEC CINT2000 から、正常に動作しなかった 186.crafty を除いた 11 種類のテストを用いる。入力データセットは ref を用いる。

各テストは、実行開始から最大 200 億命令で実行を中断する。また、提案方式によるキャッシュ使用状況の推定を 10 億命令毎に行って効果を評価する。

### 4.2 評価結果・考察

本稿の提案方式である TLB を用いたキャッシュ使用状況の推定法について、効果、正当性を評価する。

まず、TLB エントリにアドレスが記録されている




図 6 TLB に含まれるページ内容がキャッシュされている率




図 7 bzip2 において TLB 中のページがキャッシュされる率

ページに含まれるデータが、キャッシュ上にある確率を評価する。次に、キャッシュの各領域の必要連想度とアクセス頻度との関係性を評価する。最後に、必要連想度と実際のキャッシュミス回数との関係性を評価する。

各テストの評価は、10 億命令毎の評価結果をテスト全体で平均したものを結果とする。また、複数回のプログラム実行を含むテストについては、全実行の結果を平均したものを結果とする。

各評価では特に断りがない限り、キャッシュはブロックセット数を 1024、連想度を 16、TLB は Instruction/Data 共用型、参照するエントリ数を 128、ページサイズを 8192 バイトとする。

### 4.2.1 TLB 内の該当ページとキャッシュの関係

TLB エントリに対応するページ内のデータがキャッシュに格納されている確率を評価した結果を図 6 に示す。グラフでは、必要連想度を求める際に参照する TLB エントリ数、ページサイズ、キャッシュブロックセット数別に結果を示している。グラフ中の E はキャッシュブロックセット数、P はページサイズを表す。

ページサイズを大きくした場合、キャッシュのブロックセット数を減らした場合に TLB エントリに対応するページ内容がキャッシュされる率が低下する。

また、256.bzip2 を例に参照する TLB エントリ数とページ内容がキャッシュされる率との関係を図 7 に






図 10 最大必要遅延度以上のヒット分布の算出




図 11 最大必要遅延度以上のヒット分布




図 12 bzip2 における最大必要遅延度以上のヒット分布

あるため、最大必要遅延度を持つ領域では最大必要遅延度以上のヒットが集中していることが分かる。

更に、176.gcc を例に参照する TLB エントリ数と、最大必要遅延度以上のヒット分布の関係を図 12 に示す。参照する TLB を増やすほど、最大必要遅延度以上のヒット分布の値が増加している。よって、最大必要遅延度を持つ領域は他の領域に比べてヒットするのにより高いキャッシュの連想度を要するアクセスが多い。

以上の結果から、高い連想度を必要とする領域は他の領域に比べて最大必要遅延度以上のヒット分布の値が高い、つまり連想度が有限であるキャッシュ上ではミスになる可能性が高いアクセスが多いことが分かる。つまり、高い連想度を必要とする領域はキャッシュミスを起こしやすい。

## 5. まとめと今後の課題

本稿では、キャッシュ使用状況を動的に調べることでミスを回避することの有用性を述べた。我々は、プログラムのキャッシュ使用状況を動的に調べる方法として、TLB を用いたキャッシュ使用状況の推定方式を提案した。評価の結果、提案方式によりキャッシュの各領域が必要とする連想度を正しく算出されることを確認した。また、各領域が必要とする連想度と、各領域で発生するキャッシュミスとの関連性を確認した。以上の評価により、提案方式がキャッシュ使用状況を動的に把握する方法として有用であることを確認した。

今後は、TLB の置換アルゴリズム、エントリの配置を変更する、他のプログラムを用いた評価をすることで、ハードウェア、ソフトウェアパラメータが提案方式に与える影響についてより明確にする予定である。

## 参考文献

- 1) Hiroaki Hirata, Kozo Kimura, Satoshi Nagamine, Yoshiyuki Mochizuki, Akio Nishimura, Yoshimori Nakase, Teiji Nishizawa: An elementary processor architecture with simultaneous instruction issuing from multiple threads, Proc. Annu. Int. Symp. on Computer Architecture, pp.136-145, 1992
- 2) Dean M. Tullsen, Susan Eggers, Henry M. Levy: Simultaneous Multithreading: Maximizing On-Chip Parallelism, Proc. Annu. Int. Symp. on Computer Architecture, pp.392-403, 1995
- 3) Allan Snaveley, Dean M. Tullsen: Symbiotic Job-scheduling for a Simultaneous Multithreading Processor, 9th International Conference on Architectural Support for Programming Languages and Operating Systems, pp.234-244, 2000
- 4) Omer Zaki, Matthew McCormick, Jonathan Ledlie: Adaptively Scheduling Processes on a Simultaneous Multithreading Processor, Technical report, University of Wisconsin - Madison, 2000
- 5) R. E. Kessler, Mark D. Hill: Page Placement Algorithms for Large Real-Indexed Caches, ACM Transactions on Computer Systems, Vol. 10, No. 4, pp.338-359, 1992
- 6) Norman P. Jouppi: Improving Direct-Mapped Cache Performance by the Addition of a Small Fully-Associative Cache and Prefetch Buffers, Proc. Annu. Int. Symp. on Computer Architecture, pp.364-373, 1990
- 7) Kenji Kise, Takahiro Katagiri, Hiroki Honda, Toshitsugu Yuba: The SimCore/Alpha Functional Simulator, Workshop on Computer Architecture Education (WCAE-2004) held in conjunction with the ISCA-31, 2004, <http://www.arch.cs.titech.ac.jp/~kise/SimCore/index.htm>
- 8) 小川 周吾, 平木 敬: プロセスの実行時情報を用いたスケジューラによる高速化手法, 情報処理学会論文誌, Vol. 46, No. SIG 12(ACS 11), pp.161-169, 2005