パイプライン化された同期式 RTL モデルから非同期式 RTL モデルへの変換手法の検討

仙波 翔吾^{1,a)} 齋藤 寬^{1,b)}

概要:本稿では、パイプライン化された同期式 Register Transfer Level (RTL) モデルから東データ方式に よる非同期式 RTL モデルへの変換手法を提案する.提案する RTL 変換手法は、同期式 RTL モデルのパ イプラインステージを解析し、パイプラインステージ数に応じて、非同期式制御モジュールを割り当てる. 制御モジュールの割り当て後、グローバルクロック信号の代わりに、割り当てた制御モジュールで各パイ プラインレジスタの制御を行うことで、非同期式 RTL モデルを実現する.実験では、5 つのベンチマーク 回路に対して、提案する変換手法を用いて同期式 RTL モデルから非同期式 RTL モデルを生成し、論理シ ミュレーションによる機能検証を行った.

A Study on a Conversion Method from Pipelined Synchronous RTL Models into Asynchronous RTL Models

Shogo Semba^{1,a)} Hiroshi Saito^{1,b)}

Abstract: In this paper, we propose a conversion method from pipelined synchronous Register Transfer Level (RTL) models into asynchronous RTL models with bundled-data implementation. The proposed RTL conversion method analyzes pipeline stages in given synchronous RTL models and assigns asynchronous control modules for each pipeline stage. After assigning the control modules, the proposed RTL conversion method implements asynchronous RTL models by controlling each pipeline register by using the assigned control modules instead of global clock signals. In the experiment, we convert synchronous RTL models into asynchronous RTL models for five benchmark circuits using the proposed RTL conversion method. We also verify the functions of the asynchronous RTL models using logic simulation.

1. はじめに

現在のコンピュータシステムで用いられているデジタ ル回路は、同期式回路である.同期式回路は、グローバル なクロック信号を用いて回路部品を制御する.しかしな がら、半導体微細化技術の進歩により、同期式回路ではク ロックネットワークにおける消費電力の増加が問題となっ ている.これは、高周波数なクロック信号を広範囲に分配 することが原因である.また、クロックスキューによる回 路部品の同期の失敗も問題である.

一方,非同期式回路は,ローカルなハンドシェイク信号

や自己タイミングで回路部品を制御する.非同期式回路 は、グローバルなクロック信号がないために、同期式回路 と比べて潜在的に低消費電力で低電磁放射といった特徴 を持つ.しかしながら、非同期式回路の設計は同期式回路 の設計と比べて困難である.例えば、アプリケーションに 応じて、適切なデータエンコーディング、ハンドシェイク プロトコル、及び遅延モデルを選択しなければならなく、 それらの選択により設計制約や設計手法が異なってくる. また、非同期式回路の設計を支援する Electronic Design Automation (EDA) ツールが少ないといった問題もある.

非同期式回路の設計を容易にするために,同期式 Gate-Level (GL) ネットリストから非同期式 GL ネットリスト への変換手法 (GL 変換) が提案されてきた [1], [2], [3], [4]. しかしながら, GL 変換手法では,同期式 Register Transfer

¹ 会津大学

The University of Aizu, Fukushima 969–8580, Japan

^{a)} d8211108@u-aizu.ac.jp

 $^{^{\}rm b)}$ hiroshis@u-aizu.ac.jp

Level (RTL) モデルに対して論理合成を行うために,非同 期式回路の性質を利用した論理最適化ができない.

このような GL 変換手法の問題点を改善するために, 我々 は同期式 RTL モデルから非同期式 RTL モデルへの変換手 法 (RTL 変換)を提案した [5]. RTL 変換手法では, 論理合 成時に非同期式回路の性質を利用した論理最適化を実現す ることができる. しかしながら, この RTL 変換手法は, パ イプライン化された同期式 RTL モデルを変換することが できないといった課題がある.

本稿では、パイプライン化された同期式 RTL モデルから 束データ方式による非同期式 RTL モデルへの変換手法を 提案する.提案する RTL 変換手法は、[5]を拡張したもの で、同期式 RTL モデルのパイプラインステージを解析し、 パイプラインステージ数に応じて、非同期式制御モジュー ルを割り当てる.制御モジュールの割り当て後、グローバ ルクロック信号の代わりに、割り当てた制御モジュールで 各パイプラインレジスタの制御を行うことで、非同期式 RTL モデルを実現する.

本稿の構成は、以下の通りである.2節では、本稿で用 いる東データ方式による非同期式回路モデルについて述べ る.3節では、[5]で提案した RTL 変換手法の概要を述べ る.4節では、パイプライン化された同期式 RTL モデルに 対する RTL 変換手法について述べる.5節では、提案手法 に対する実験結果について述べる.最後に、6節で結論を 述べる.

2. 東データ方式による非同期式回路

東データ方式は,非同期式回路のエンコーディング手法 の一つである.東データ方式では,Nビットのデータを要 求信号 req と応答信号 ack を加えた N+2本の信号線で 表現する.また,データパスの最大遅延より大きな遅延を 持った遅延素子にてレジスタへのデータの書き込みタイミ ングを保証する.そのため,東データ方式による非同期式 回路の性能は,遅延素子を含んだ制御回路に依存する.

図 1(a) は、本稿で用いる束データ方式による非同期式回 路の回路モデルである.この回路モデルは、データパス回 路と制御回路から構成される.

データパス回路は、同期式回路と同じで、レジスタ reg_k 、 マルチプレクサ mux_l 、演算器 fu_h から構成される. reg_k でホールド違反が起きた場合、 reg_k の入力信号線上に遅延 素子 hd_{reg_k} を挿入する.

制御回路は、1つのパイプラインステージ stage_i ($0 \le i \le n - 1$)に対して、1つの制御モジュール ctrl_iを割り 当てることで実現する. glue_{regk}は、複数の stage にて書 き込みが行われる reg_kを制御する論理である. glue_{muxl} は、複数の stage にて制御される muxl を制御する論理で ある. muxl の制御信号の遷移にてレジスタのホールド違 反が起きた場合, muxl の制御信号線上に遅延素子 hd_{muxi}



図 1 東データ方式による非同期式回路モデル: (a) 回路構造, (b)
 制御モジュール ctrl_i の動作波形.

を挿入する.

ctrl_iは,DフリップフロップDFF_i,XORゲート,遅延 素子 sd_i,及びlclk_iを生成する論理から構成される.ctrl_i は,Clickエレメント[6]を改良したもので,応答信号を前 の制御モジュールに戻すのではなく,次の制御モジュール に対する要求信号として使う.そのため,各ctrl_iはsd_iに よる自己タイミングで動作する.sd_iは,レジスタのセッ トアップ制約を含んだ書き込みタイミングを保証する遅延 素子である.この制御モジュールでは,req_iは二相式で, lclk_iは四相式である.二相式は,信号の立ち上がり遷移と 立ち下がり遷移に対する区別がなく,両方の遷移で動作す る.一方,四相式は,信号の立ち上がり遷移と立ち下がり 遷移を区別し,どちらかの遷移で動作する.この回路モデ ルでは,lclk_iの立ち上がり遷移にてレジスタにデータを書 き込む.

本稿で使用する回路モデルは、外部入力信号 start の立 ち上がり遷移で動作を開始する.ここからは、信号 signal の立ち上がり遷移を signal+,立ち下がり遷移を signal-で表現する.図 1(b) は、制御モジュール ctrl_i の動作波 形を表す.ctrl_i は、直前の制御モジュール ctrl_{i-1} から の ack_{i-1}+ を受け取り動作を開始する.この信号遷移は、 req_i+ となる.その後、req_i+ は、XOR ゲートを通り st_i+ となり、glue_{mux1} を介して mux1 を制御する.また、req_i+ は、sd_i と XOR ゲートを通り lclk_i+ となり、glue_{regk} を 介して reg_k を制御する.さらに、lclk_i+ は reg_k を制御す ると同時に DFF_i も制御する.DFF_i は out_i+ を生成し、 次の制御モジュール ctrl_{i+1} へ制御を移す.最後に、out_i+



を用いて $lclk_i$ - と st_i - を生成する. なお, req_i - におけ る動作も同様である.

3. RTL 変換手法

図2は, [5] で提案した RTL 変換手法を表す.本稿にお ける提案手法は,この RTL 変換手法を基にしている. RTL 変換手法は, *Sync2XML* と *XML2Async* と呼ばれる2つ のパートから構成される.

Sync2XML Lt, Verilog Hardware Description Language (HDL) で記述された同期式 RTL モデルから Pyverilog[7] を 用いて抽象構文木と制御フローを生成し,抽象構文木と制御 フローから中間表現として eXtensible Markup Language (XML)を生成する. 抽象構文木は RTL モデルの構造を表 し、制御フローはステートマシンの状態遷移を表す. 生成 した XML は, Model-XML と呼ぶ. Model-XML は, 同 期式 RTL モデルのデータパスリソース情報,データパス と制御パスを含んだパス情報、データパスリソースの制御 タイミング情報から構成される.また,RTL 変換手法は, Info-XML と呼ばれるパラメータファイルも入力として必 要となる. Info-XML は、グローバルクロック信号名や制 御モジュールの構成に使用するプリミティブセルなどの情 報から構成される.なお,RTL 変換手法は様々な表現に よる同期式 RTL モデルに対応するため、中間表現として XML を使用している.

XML2Asyncは、Sync2XMLにて生成した Model-XML から Verilog HDL で記述された東データ方式による非同期 式 RTL モデルを生成する. XML2Async は、Model-XML のリソース情報とパス情報を基に、データパスリソースと制 御モジュール ctrl_iを割り当てる.また、Model-XMLのパ ス情報を基に、XML2Async は各データパスリソースの接 続と各制御モジュールの接続を行う.最後に、XML2Async は Model-XML のタイミング情報を基に、レジスタ書き込



図 3 拡張後の RTL 変換手法のフロー.

み信号とマルチプレクサ制御信号を生成することで制御回 路とデータパス回路を接続し、トップレベルモジュールを 生成する.

4. 提案手法

提案手法は、パイプライン化された同期式 RTL モデル を非同期式 RTL モデルに変換するために, [5] で提案した RTL 変換手法に対して,以下の拡張を行う.

- Sync2XML での拡張
- コントロールデータフローグラフ (CDFG) の生成
- パイプラインステージの解析
- XML2Async での拡張
- パイプライン制御モジュールの割り当てと接続
- レジスタ書き込み信号とマルチプレクサ制御信号の
 生成

図3は,提案手法のフローを表す.本節では,初めに対象 となる同期式 RTL モデルを 4.1 節で解説し,次に拡張の 詳細を 4.2 節と 4.3 節で解説する.

4.1 対象となるパイプライン化された同期式 RTL モデル

提案手法は、Verilog HDL で記述された同期式 RTL モ デルを変換対象とする.データパス回路は 2 節で述べた ように、レジスタ、演算器、マルチプレクサなどで構成さ れる必要がある.一方で、制御回路は同期式 RTL モデル 内に 1 つでなければいけない.また、提案手法は、"function"、"task"、"for"、"while"、"wait"、"[sub_z,5' h0+:32]" などの構文は扱うことができない.これらの構文に対応す ることは、今後の課題である.

対象となる同期式 RTL モデルには,入力インターバル 数による制限はない.入力インターバルは,パイプライン 回路に入力データが投入される間隔を表し,入力インター バルによってスループットが変わる.図4は,対象となる



 図 4 パイプライン化された同期式 RTL モデルの回路モデル: (a) 入力インターバル 1, (b) 入力インターバル 2.

パイプライン化された同期式 RTL モデルの例を表す.図 4(a) は入力インターバルが1の回路モデルを表し,図4(b) は入力インターバルが2の回路モデルを表す.インターバ ルが2の場合は、リソースの共有があるため、マルチプレ クサを利用すると共にステートマシンにてマルチプレクサ を制御している.

提案手法は、レジスタに対するクロックゲーティングの 有り無しは考慮しない.また、提案手法はパイプラインス トールが含まれていない同期式 RTL モデルを対象とする. パイプラインストールに対応することは、今後の課題で ある.

4.2 Sync2XMLの拡張

非同期式回路では、各パイプラインステージ stagei を各 制御モジュールで制御するため、各 stagei で制御される ベきレジスタやマルチプレクサを知る必要がある.しかし ながら、抽象構文木は RTL モデルの構造のみを表し、制 御フローはステートマシンの状態遷移のみを表しているた め、抽象構文木と制御フローのいずれかから各 stagei で制 御されるべきレジスタやマルチプレクサを知ることができ ない.そのため、提案手法は抽象構文木と制御フローから 一度 CDFG を生成し、生成した CDFG にて各パイプライ ンステージを解析する.パイプラインステージの解析後、 Sync2XML は、データパスリソース情報、データパス情 報、前後のパイプラインステージ情報、及び各パイプライ ンステージで制御されるレジスタやマルチプレクサの制御 信号を含んだタイミング情報を生成する.

4.2.1 CDFG の生成

本稿で用いる CDFG は,同期式 RTL モデルの制御フ ローとデータフローを表したもので,図 5(c) に示す通り, ノードとエッジ,及びパイプラインステージから構成され る.ノードはレジスタや演算器といったリソースを表し,



図 5 図 4(b) に対する CDFG の生成例: (a) 抽象構文木, (b) 制御 フロー, (c) CDFG.

エッジはリソース間の接続を表す.なお,ノードはリソー ス名,制御信号名,及び制御信号値を有する.また,レジ スタ間はパイプラインステージを表す.さらに,パイプラ インステージは,そのパイプラインステージが動作するた めの条件が存在する場合,条件信号名とその値を有する.

提案手法は、Sync2XMLにて抽象構文木や制御フロー を基に CDFG を生成する. CDFG のノードは、抽象構文 木の"Lvalue"や"Instance"より生成する.また、"Lvalue" や"Instance"に記載されている変数名がノードのラベル となる.一方、生成したノードの"Lvalue"や"Instance"に 対する"IfStatement"や"CaseStatement"から生成したノー ドに対する制御信号名や制御信号値を抽出する.エッジ は、抽象構文木の"Rvalue"や"PortArg"より生成する.パ イプラインステージは、レジスタの書き込み信号に対応 する"Lvalue"と"Rvalue"、及び制御フローの状態遷移を 基に決める.また、生成したパイプラインステージ順に、 stageo、stage1 とラベルを付ける.さらに、制御フローの 状態遷移に対する条件信号からパイプラインステージの条 件信号とその値を抽出する.

図 5 は、図 4(b)の同期式 RTL モデルに対する抽象構文 木の一部と制御フロー、及び生成した CDFG を表す. ノー ドの生成に関しては、例えば、抽象構文木の 21 行目におけ る"Lvalue"からレジスタ reg_0 をラベルとしたノードを生 成する.また、抽象構文木の 17 行目の"IfStatement"から reg_0 の書き込み信号を en_0 と判断し、 reg_0 に対するノー ドに持たせる.エッジの生成に関しては、例えば、抽象構 文木の 23 行目の"Rvalue"からマルチプレクサ mux_0 から reg₀ へのエッジを生成する.パイプラインステージの決定 に関しては、例えば、制御フローの初期状態(状態0)で、 reg₀ の書き込み信号 en_0 (抽象構文木の 88 行目の"Lvalue") が1(抽象構文木の 90 行目の"Rvalue")となるため、入力 信号 in0 から reg_0 までがパイプラインステージ stage₀ と なる.また、制御フローにおける状態 0 への状態遷移に 対して条件信号(制御フローの 4 行目の None)がないため に、stage₀ が動作するための条件信号名とその値はない. 図 5(c) は、最終的に得られた CDFG を表す.

4.2.2 パイプラインステージの解析

CDFG の生成後, Model-XML のパイプラインステージ 情報とタイミング情報を生成するために, CDFG を基にパ イプラインステージ毎に, 前後のパイプラインステージ, レジスタ書き込み信号とマルチプレクサ制御信号, 及びそ れらの値を解析する.

前後のパイプラインステージの解析では,各 stage_iの直 前直後に他のパイプラインステージがあるかどうかの解析 を行う. CDFG上で, stage_iのリソースから他のパイプラ インステージ stage_j($j \neq i$)のリソースへ接続がある場合 は, stage_jは stage_iの直後のパイプラインステージとな る.一方, stage_jのリソースから stage_iのリソースへ接続 がある場合は, stage_jは stage_iの直前のパイプラインス テージとなる. パイプラインステージ間の遷移に条件があ る場合は,条件信号とその値を取得する.

レジスタ書き込み信号やマルチプレクサ制御信号の解析 では、各 stage_i におけるレジスタ書き込み信号とマルチ プレクサ制御信号の値を解析する. CDFG 上の stage_i に reg_k がある場合は, reg_k の書き込み信号は stage_i で1にな る. 一方, CDFG 上の stage_i に mux_l がある場合は, mux_l の入力となっているリソースを選択する制御値が mux_l の 制御信号値となる.

解析後, Sync2XML は Model-XML のパイプラインス テージ情報とタイミング情報を生成する.パイプラインス テージ情報の生成では、1つの stage; に対して1つのパイ プラインステージ情報 (ctrl) を生成する.また,前後のパ イプラインステージの解析から直前のパイプラインステー ジ情報 (pred) と直後のパイプラインステージ情報 (succ) を (ctrl) 内に生成する. なお, 直前のパイプラインステー ジがない場合は、 *(pred)* に外部入力信号 *start* を与える. さらに, 直前直後のパイプラインステージが動作するた めの条件信号とその値も (pred) や (succ) 内に ctrlname, ctrlvalue として生成する.一方,タイミング情報の生成 では、レジスタ書き込み信号とマルチプレクサ制御信号の 解析によって得た stage; 毎の制御信号値からレジスタ書き 込み信号情報 (reg) とマルチプレクサ制御信号情報 (mux) を生成する.なお、マルチプレクサの制御信号値は2進数 で表記する.

パス情報(パイプラインステージ情報)



図 6 図 5(c) の CDFG から生成した Model-XML: (a) 制御パス情報, (b) タイミング情報.

<mux id="0" name="sm0" stage0="01" stage1="11" stage2="00"/>

図 $6(a) \geq (b)$ は、図 5(c)の CDFG を基に生成した Model-XML のパイプラインステージ情報とタイミング情報を表 す.パイプラインステージ情報の生成では、Sync2XMLは 3 つの $\langle ctrl \rangle$ を生成する.stege₀では、 $\langle pred \rangle$ に外部入力 信号 startを与え、 $\langle succ \rangle$ に stege₁を与える.また、stege₁ が動作するための条件信号名とその値はないため、 $\langle succ \rangle$ の ctrlname \geq ctrlvalue は空白としている.他のパイプ ラインステージに対する直前直後のパイプラインステージ 情報も同様である.タイミング情報の生成では、CDFG 上 の stage₀ \geq stage₁ に reg₀ があるため、reg₀ に対する書き 込み信号 en₀に対してレジスタ書き込み信号情報 $\langle reg \rangle$ を 生成すると共に、stage₀ \geq stage₁ で書き込み信号を 1 \geq する.他の制御信号も同様である.

4.3 XML2Asyncの拡張

XML2Asyncは、生成した Model-XML を基に、パイプ ライン制御モジュールの割り当てと接続、及びレジスタ書 き込み信号とマルチプレクサ制御信号の生成を行う.

4.3.1 パイプライン制御モジュールの割り当てと接続

XML2Asyncは、Sync2XMLにて生成した Model-XML の $\langle ctrl \rangle$ 毎に、制御モジュール $ctrl_i$ を割り当てる.また、 $\langle ctrl \rangle$ 内にある $\langle pred \rangle$ と $\langle succ \rangle$ を基に、各制御モジュール を接続する.

図 7(a) は、図 6(a) における Model-XML の $\langle ctrl \rangle$ を基 に割り当てられた制御モジュールとその接続関係を表す. *XML2Async* は、3 つの $\langle ctrl \rangle$ に対して、制御モジュール $ctrl_0, ctrl_1, 及び ctrl_2$ を割り当てる. $ctrl_0$ に対応する $\langle ctrl \rangle$ の $\langle pred \rangle$ と $\langle succ \rangle$ より、外部入力信号 start と次の 制御モジュール $ctrl_1$ を接続する. 他の制御モジュール間 の接続も同様である.

4.3.2 レジスタ書き込み信号とマルチプレクサ制御信号 の生成

*XML2Async*は, *Sync2XML*にて生成した Model-XML



図 7 制御回路: (a) 制御モジュールの割り当てと接続, (b) レジス タ書き込み信号とマルチプレクサ制御信号の生成.

の $\langle reg \rangle$ 毎にレジスタ書き込み信号を生成し、 $\langle mux \rangle$ 毎に マルチプレクサ制御信号を生成する.レジスタ書き込み信 号の生成では、 $\langle reg \rangle$ 内の name を基に信号名を決定し、 stage_i が 1 であるところを基に ctrl_i からの lclk_i 信号の OR をとることにより、レジスタ書き込み信号を生成する. マルチプレクサ制御信号の生成では、 $\langle mux \rangle$ 内の name を 基に信号名を決定し、stage_i が 1 であるところを基に ctrl_i からの st_i 信号の OR をとることにより、マルチプレクサ 制御信号を生成する.

図 7(b) は,図 6(b) における Model-XML の $\langle reg \rangle$ と $\langle mux \rangle$ を基に生成したレジスタ書き込み信号とマルチプ レクサ制御信号を表す. XML2Async は,2つの $\langle reg \rangle$ に 対してレジスタ書き込み信号 en_0 と en_1 を生成し,1つの $\langle mux \rangle$ に対してマルチプレクサ制御信号 sm_0 を生成する. en_0 に対応する $\langle reg \rangle$ の $stage_0$ と $stage_1$ の値より, $ctrl_0$ と $ctrl_1$ からの lclk 信号の OR をとることで en_0 を生成す る. 同様に,レジスタ書き込み信号 en_1 とマルチプレクサ 制御信号 sm_0 を生成する.

生成した制御信号とデータパス回路の接続にて,変換さ れた非同期式 RTL モデルを得る.図 8(a),(b) はそれぞ れ,図 4(a),(b)の同期式 RTL モデルを提案手法にて変換 した非同期式 RTL モデルを表す.

5. 実験結果

実験では、5 つの同期式 RTL モデルを提案手法を用い て非同期式 RTL モデルへと変換した.また,提案手法を Java にて実装し,Windows 10 マシン (Intel Core i7-8700 の 3.2GHz の CPU と 16GB メモリ) にて実験を行った.

実験で用いた同期式 RTL モデルは, SystemC モデルから Cadence 社の Stratus HLS 18.1 を用いて高位合成を行っ て得たもので, 微分方程式を解く回路 (DIFFEQ), 楕円 フィルター (EWF), ニューロン数を 32 に変更したマルチ レイヤーパーセプトロン (MLP)[8], Tiny Encryption アル ゴリズム (TEA)[9], 及び Advanced Encryption Standard



図 8 非同期式 RTL モデル: (a) 図 4(a) に対する非同期式モデル,
 (b) 図 4(b) に対する非同期式モデル.

(AES)[10] である. なお, クロックゲーティングのオプ ションを適用した上で, 高位合成を行った. ライブラリは, eShuttle の 65nm プロセスを用いた.

表1は、変換結果を表す. Name, II, CT, Stage,及び Sverilogは、同期式 RTL モデルの名前、入力インター バル数、クロックサイクルタイム、パイプラインステージ 数、同期式 RTL モデルの Verilog HDL における行数を表 す.一方, AST, Model-XML, Averilog, Time は、抽 象構文木の行数、生成された Model-XML の行数、非同期 式 RTL モデルの Verilog HDL における行数、及び変換時 間を表す.なお、クロックサイクルタイムは、タイミング 違反のない最速のクロックサイクルタイムである.表1よ り、変換時間は同期式 RTL モデルのパイプラインステー ジ数や抽象構文木の行数に依存することがわかる.

提案手法により変換された非同期式 RTL モデルの機能の 正しさを示すために,入力データ 100 回分を含んだ任意のテ ストベンチを準備し, Synopsys 社の VCS Q-2020.03-SP1 を用いて論理シミュレーションを行った. なお,レジスタ に対するデータの書き込みを確認するために,遅延素子 の遅延は正確な値でなければならない.そのため,非同期 式回路を一旦 Cadence 社の Genus 18.1 を用いて論理合成 し,Standard Delay Format (SDF)を生成した.生成した SDF ファイルを用いてシミュレーションを行うことで機能 検証を行った.シミュレーション後,非同期式 RTL モデ ルの全ての出力信号値が,同期式 RTL モデルの出力信号 値と同じであることを確認した.

提案手法により変換された非同期式 RTL モデル (async) の品質を確認するために, DIFFEQ, EWF, 及び MLP に対 して, [11] の設計フローを基に論理設計までを行った.その 際,同期式回路 (sync) と同等の性能を得るために,クロッ クサイクルタイムを基に,パスに対して最大遅延制約やパ イプラインステージ毎にローカルクロック制約を生成して

Name	11	CT	Stage	Sverilog	AST	Model-XML	Averiloa	Time
nume	11		Stuge	Sternog		MOULET-AML	AUETTIO	1 11110
		[ps]		[行数]	[行数]	[行数]	[1] [行数]	[秒]
DIFFEQ	1	1,200	4	164	765	110	359	2.5
	2	1,200	3	127	398	88	380	1.9
EWF	1	1,200	9	668	3,202	429	1,345	2.6
	7	1,200	8	390	1,957	313	1,131	2.4
MLP	1	400	20	16,925	$94,\!130$	22,272	$36,\!668$	322.9
TEA	1	600	383	20,379	$97,\!688$	12,902	$42,\!055$	179.7
AES	1	600	41	130,270	947,246	191,781	139,104	3081.2





図 9 回路評価: (a) 回路面積, (b) 実行時間, (c) 動的消費電力, (d) 消費エネルギー.

いる.DIFFEQ, EWF, MLP の論理合成で用いたクロッ クサイクルタイムは,それぞれ1,400ps,1,500ps,600ps である.この値は,タイミング違反のない最速のクロック サイクルタイムである.論理設計後,Genus による面積レ ポートにて回路面積の評価を行い,論理シミュレーション にて実行時間の評価を行った.また,論理シミュレーショ ン時に Switching Activity Interchange Format (SAIF)を 生成し,Synopsys 社の Prime Time Q-2019.12-SP3を用い て動的消費電力の評価を行った.さらに,実行時間と動的 消費電力の積により消費エネルギーの評価を行った.

図9は、回路面積、実行時間、動的消費電力、及び消費エ ネルギーを表す.非同期式回路の回路面積は、平均で1.7% 増加した.これは、制御回路の挿入によるものである.ま た、非同期式回路の実行時間は、平均で1.3%増加した.非 同期式回路のDIFFEQ、EWF、MLPのサイクルタイムは それぞれ1,407ps,1,510ps,617psであり、同期式回路の サイクルタイムより僅かに大きいことが実行時間増加の原 因である.サイクルタイムの増加の原因は、最大遅延制約 やローカルクロック制約を与えることで同期式回路と同等 のクリティカルパス遅延を得ることができたが、クリティ カルパス遅延を超えるように遅延素子を準備したためであ る.一方、非同期式回路の動的消費電力は、平均で2.6%増 加した.これは、グローバルなクロック信号を使わないこ とによるクロック電力の削減率より、制御モジュールの挿 入による組み合わせ回路における電力の増加率の方が大き かったためである.組み合わせ回路の動的消費電力を削減 することは、今後の課題である.最後に、非同期式回路の 消費エネルギーは、平均で 3.9%増加した.これは、実行時 間の増加と動的消費電力の増加によるものである.

6. 結論

本稿では,パイプライン化された同期式 RTL モデルか ら東データ方式による非同期式 RTL モデルへの変換手法 を提案した.実験では,5つのパイプライン化された同期 式 RTL モデルから非同期式 RTL モデルへ変換した.

今後は、ストール処理を含んだパイプライン回路への対応を検討する.また、組み合わせ回路における動的消費電力削減手法を検討する.

謝辞 本研究は、東京大学大規模集積システム設計教育 研究センターを通し、シノプシス、eShuttle の協力で行わ れたものである.また、本研究は、JSPS 特別研究員 DC2 の特別研究員奨励費 20J11724 と JSPS 科研費 18K11221 の助成による.

参考文献

- J. Cortadella et al., "Desynchronization: Synthesis of Asynchronous Circuits From Synchronous Specifications", IEEE TCAD, vol. 25, pp. 1904–1921, 2006.
- [2] N. Andrikos et al., "A Fully-Automated Desynchronization Flow for Synchronous Circuits", Proc. DAC, pp. 982–985, 2007.
- [3] A. Branover et al., "Asynchronous Design By Conversion: Converting Synchronous Circuits into Asynchronous Ones", Proc. DATE, pp. 870–875, 2004.
- [4] J. Oberg et al., "Automatic Synthesis of Asynchronous Circuits from Synchronous RTL Description", Proc. NORCHIP, pp. 200–205, 2005.
- [5] S. Semba and H. Saito, "Conversion from Synchronous RTL Models to Asynchronous RTL Models", IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences, vol. E102-A, No. 7, pp. 904–913, 2019.
- [6] Ad Peeters et al., "Click Elements: An Implementation Style for Data-Driven Compilation", Proc. ASYNC, pp. 3–14, 2010.

- [7] S. Takamaeda-Yamazaki, "Pyverilog: A Python-based Hardware Design Processing Toolkit for Verilog HDL", Proc. ARC, Lecture Notes in Computer Science, Vol.9040/2015, pp.451–460, 2015.
- [8] Y. Umuroglu et al., "FINN: A Framework for Fast, Scalable Binarizrd Neural Nwtwork Inference", Proc. ACM/SIGDA Int. Symp. Field-Programmable Gate Arrays, pp. 65–74, 2017.
- [9] D. Wheeler and R. Needham, "TEA, a Tiny Encryption Algorithm", Fast Software Encryption, 2nd International Workshop Proceedings, Springer-Verlag, pp. 97– 110, 1995.
- [10] Yuko Hara et al., "Proposal and Quantitative Analysis of the CHStone Benchmark Program Suite for Practical C-based High-level Synthesis", Journal of Information Processing, vol. 17, pp. 242–254, 2009.
- [11] S. Semba and H. Saito, "Comparison of RTL Conversion and GL Conversion from Synchronous Circuits to Asynchronous Circuits", Proc. ISCAS, pp. 1–4, 2019.