集積ナノフォトニクスに基づく近似並列乗算器を用いた 低レイテンシ光ニューラルネットワーク

塩見 準^{1,a)} 石原 亨² 小野寺 秀俊¹ 新家 昭彦^{3,4} 納富 雅也^{3,4}

概要:集積ナノフォトニクスの実現により,超高速動作する光集積回路の設計が可能になった.本稿では, 光スイッチング素子を活用したニューラルネットワークを述べる.まず,本稿では近似並列乗算と累算を 低いレイテンシで行う光近似積和乗算器を提案する.超低レイテンシ動作の鍵は,回路のクリティカル パス上に存在する光電変換器 (OptoElectric converter.以後 OE 変換器と呼ぶ)を最小化することである. ニューラルネットワークでは正確な演算は必ずしも必要とされず,演算回路に近似を導入することが可能 である.提案演算器は近似誤差を持つ一方,任意のビット幅に対しクリティカルパス上に存在する OE 変 換器が高々1個にとどまり,従来の CMOS 演算器と比較して1桁以上高速になることを示す.最後に提 案乗算器を用いたニューラルネットワークの構成例を述べる.

1. 序論

今日の情報通信技術の飛躍的な発展は, CMOS 集積回路 の進化なしでは語ることができない. CMOS 集積回路の微 細化により情報通信機器の高性能化・低電力化が実現され てきた.しかし,集積回路微細化による性能改善は限界に 達しつつあることが懸念されている.例えば文献 [1] では, 微細化により配線抵抗・容量が増大し,その結果 CMOS 論 理ゲートの伝搬遅延は 10 ps 程度に飽和することが指摘さ れている.

他方,大容量情報通信の需要増大を背景に,光ファイバ 通信を代表とする光通信技術が急速な発展を遂げている. データセンタ間などの長距離情報通信だけでなく,データ センタ内通信やサーバラック間通信など,近距離通信に対 しても光通信技術が積極的に用いられるようになっている. 近年,集積ナノフォトニクス技術の進展により,さらに近 距離なオンチップ光通信が可能になった. CMOS 集積回 路と異なり,光集積回路は配線の抵抗や容量に依存せず情 報通信を行える.例えば,10 μm 程度の素子長で,100 fs の伝搬遅延特性を持つ光スイッチイング素子の開発が現在 進められており,情報通信機器の性能改善を後押しする技 術として注目されている [2].近年では,ナノフォトニク ス技術を用いてチップ内通信速度を加速させる研究などが

³ NTT ナノフォトニクスセンタ

活発に行われている [3].

文献 [3] などの光集積回路の多くの研究では,通信に焦点 を当てて研究が行われている一方,本研究は光スイッチン グ素子を用いた演算回路設計技術に焦点を当てる.特に, 光ネットワーク上で、光信号のまま効率的に通信パケット の分配や経路最適化を行うことを目的として、ニューラル ネットワークの実装に適した演算器設計技術に注目する. 文献 [4-7] などの研究では、光スイッチング素子を用いた 論理回路設計手法が提案されている. しかし, ニューラル ネットワークの性能律速要因である並列乗算器や累算器の ような複雑な演算器の設計手法は十分に研究されていな い. 本稿ではまず, 光ニューラルネットワークに適した近 似並列乗算器と累算器の提案を行う. 当該演算器は, 電気 のディジタル信号を入力にアナログの光信号を光速度で生 成する.次に,提案演算器を用いたニューラルネットワー クの設計事例を述べる.波長分割多重技術を活用し、効率 的に並列乗算器と累算器の使用個数を削減する技術を提案 する.

本稿の構成を以下に示す.まず第2章で関連研究と本研 究の成果を述べる.第3章で提案演算器の構成を述べて, CMOSを用いた従来回路との比較を行う.第4章でニュー ラルネットワークの設計事例を述べる.第5章で結論を述 べる.

2. 関連研究

光集積回路中で用いられるスイッチング素子を図1に示 す.図1(a), (b) はそれぞれ1×1, 2×2 光スイッチング素

¹ 京都大学大学院情報学研究科

² 名古屋大学大学院情報学研究科

⁴ NTT 物性科学基礎研究所

^{a)} shiomi-jun@i.kyoto-u.ac.jp

情報処理学会研究報告

IPSJ SIG Technical Report





図 2 光スイッチング素子の接続方法.

子である.両方式ともに、入力ディジタル電気信号に応じ て光の伝搬経路を切り替える.1×1光スイッチング素子の 場合、入力電気信号に基づき光信号を伝搬させるか止める ことができ、2×2の場合2つの光信号を直進させるか交 差させるか選択することができる.光集積回路の低レイテ ンシ動作を享受するためには光スイッチング素子の接続方 法を理解することが重要である.図2に、光スイッチング 素子の接続方法を示す.シリアル接続の場合、光信号が直 進することで論理演算できるため低レイテンシな演算を 実現できる.他方、カスケード接続を行う場合、光電変換 (OptoElectric 変換: OE 変換)が必要であり、大きな動作 遅延が必要になる.本稿で使用するナノフォトニックデバ イスの場合、OE 変換におよそ 25 ps 必要である一方、シ リアル接続で必要な伝搬遅延は光スイッチング素子 1 個あ たり 1 ps である.

光スイッチング素子のシリアル接続を最大限活用するこ とで,低レイテンシ動作する光論理回路を構成できる.光 論理回路設計に関する初期の研究は Hardy らによる [4]. Hardy らは 2×2 光スイッチング素子を用いた Directed Logic (DL)を提案している.パストランジスタロジック のように、DL では光スイッチング素子をシリアル接続し、 任意の論理関数をシリアル接続のみで実現できる. その 他,任意の論理関数を光スイッチング素子で実現する方式 として、二分決定グラフを実装する方法 [5] などが提案さ れている.しかし,いずれの方式においても,並列乗算器 のような複雑な回路を実装すると回路規模が爆発的に増大 する.また,光スイッチング素子を用いた低レイテンシ並 列加算器の設計手法が活発に研究されているが [8,9], 並列 乗算器に対する実装方式は十分に研究されていない、本稿 では特に、ニューラルネットワークに適した並列乗算器の 実装方式に関して議論する.

光スイッチング素子を用いた低レイテンシニューラル ネットワーク構成手法は [10,11] などで議論されているが, 例えば [10] はニューロン数の 2 乗のオーダで光スイッチ ングデバイスが必要で,スケーラビリティに乏しい.ま た,[11] ではアナログ演算が用いられているため,事前の 学習が困難である.本稿では半ディジタル的にニューラル ネットワークを構成する手法を提案し,事前学習可能な ニューラルネットワークの実現を目指しつつ,波長分割多 重技術を用いてニューロン数の 1 乗のオーダーの光スイッ チング素子で実装可能なニューラルネットワーク実現例を 示す.

本稿の成果を以下に示す.

- 低レイテンシに動作する近似積和演算器を提案する. 提案演算器は計算誤差を有するものの、クリティカル パス上に OE 変換器が高々1個しか存在せず、光速度 で積和演算を行える. CMOS 演算回路との比較の結 果、1桁以上高速に動作することを示す.
- 全結合層で構成されたニューラルネットワークを実現 するために必要な並列乗算器の個数は、ニューロン数 の2乗のオーダーに比例する.本稿では、波長多重技 術を活用し、1個の並列乗算器で複数の並列乗算を実 現できる回路構成を示す.その結果、並列乗算器の個 数がニューロン数の1乗算になることを示す.

3. 低レイテンシ近似並列乗算器・累算器

3.1 低レイテンシ・省素子演算器の必要性

最も基本的なニューラルワークの構造を図3に示す.当 該ニューラルネットワークはすべて全結合層で構成されて いる.現在の層から次の層へ演算結果を伝搬させるために は、乗算および加算を複数回実行する必要がある.例えば レイヤL, L+1のニューロン数がそれぞれ N_L, N_{L+1} の 場合、ニューラルネットワーク構成するために、 N_LN_{L+1} 回の乗算と、各乗算結果を足し合わせる必要がある.すな わち以下に示すベクトル行列積を実行する必要がある.

$$X_1^{L+1} = W_{1,1}^L X_1 + \dots + W_{3,1}^L X_{N_L}$$

$$X_2^{L+1} = W_{1,2}^L X_1 + \dots + W_{3,2}^L X_{N_L}$$

$$X_{N_{L+1}}^{L+1} = W_{1,N_{L+1}}^{L}X_1 + \dots + W_{3,N_{L+1}}^{L}X_{N_L}$$



図 3 ニューラルネットワークの基本構造の一例.

IPSJ SIG Technical Report

したがって,大規模なニューラルネットワークを設計する 場合,(i)低レイテンシ動作し,かつ(ii)素子数が少ない, 積和演算器を設計することが重要である.本稿で述べる積 和演算器では,任意のビット幅に対してクリティカルパス 中にOE変換器が1個のみ存在し,低レイテンシ動作を実 現する.また,4章にて波長分割多重技術を用いることで, 1個の並列乗算器で複数の乗算を同時に行えることを示し, 回路面積の効率的な削減を実現する.

3.2 コンセプト

2つの固定小数点数(以後W,Xとする)の積を考える. Wの整数部,小数部のビット幅をそれぞれn_W,m_Wとし, Xの整数部,小数部のビット幅をそれぞれn_X,m_Xとす る.一般的に,配列乗算器やWallace木乗算器等の並列乗 算器を実現するためには,部分積を足し合わせるために全 加算器(Full Adder: FA)を実装する必要がある.文献[9] が指摘するように,FA1個につきOE変換器が1個必要で あり,クリティカルパス上にあらわれるOE変換器の数は ビット幅の増大とともに増大する.したがって,単純に既 存の並列乗算器を光スイッチング素子で実装すると低レイ テンシ動作を損なう問題が存在する.本稿ではクリティカ ルパス上のOE変換器の個数を削減するため,以下に示す 近似(対数量子化)に基づき並列乗算器の設計に取り組む:

$$W \times X \simeq W \times 2^{\hat{x}}.$$
 (1)

ここで â は log₂ (X) を整数に打ち切った値で,これを対数 量子化と呼ぶ.対数量子化によりビット幅は [log₂ (n_X)] まで削減される.ここで,[·] は天井関数である.乗数 X が 2 のべき乗値に丸め込まれるため,近似乗算による演算 誤差は最大 50% になる.他方,乗算をビットシフトに置き 換えることができ回路規模を大幅に削減できる.このコン セプトに基づき,ニューラルネットワークに対数量子化を 取り込んだ研究が [12,13] で行われている.文献 [12,13] で は,32 ビット浮動小数点を用いてニューラルネットワーク を実装した場合と比較して 5 ビットの対数量子化を用いた 場合でも推論性度の劣化は数ポイントであることが述べら れている.本稿では,(1) で示した対数量子化のアプロー チを光スイッチング素子を用いて実装する.

3.3 近似並列乗算器と累算器の概要

近似並列乗算器と累算器を組み合わせた近似積和演算器 の概要を図4に示す.対数量子化された光ディジタル信号 \hat{x}_i がOE変換され、ディジタル電気信号に変換される.並 列乗算器には重み係数 W_i に比例した電界強度(振幅)を持 つアナログ光が入力される.ディジタル信号 \hat{x}_i の値に基 づきアナログ光 W_i の電界強度,伝搬経路が切り替わり, 光速度で乗算を実現する.コンバイナベースの累算器[14] を経て乗算結果が加算され、積和演算が実現される.コン







バイナ1段あたりの伝搬遅延は100 fs以下である.

図4左部分に描いたアナログ光 W_i を生成するため,図 5に示す DA コンバータを用いる.光源をスプリッタで分 岐し、1×1光スイッチング素子 [15] に入力されるディジタ ル電気信号 w_i により信号の通過/遮断が制御される.コン バイナベースの累算器 [14] の分岐比を調整し, W_i に比例 する電界強度を持つ光信号を生成する.Wの符号ビット に応じて位相シフタ (Phase Shifter: PS) のシフト量が変 化する.符号ビットにより位相が π ずれ,結果としてマイ ナス演算を実現する.位相が π ずれた光信号を足し合わせ ると互いに信号を弱め合うため,図4の累算器部分で減算 を実現する.次節では近似並列乗算器に関して述べる.

3.4 近似並列乗算器

近似光並列乗算器の構成例を図6に示す.2×2スイッチング素子がシリアル接続されており,定常光が接続されて





いる.対数量子化されたディジタル信号(\hat{x})のビット幅は [$\log_2(n_X)$]である. 2×2 スイッチング素子の電気信号端 子に入力され, \hat{x} の値に応じて定常光の伝搬経路が変化す る.例えば \hat{x} の各ビットがすべて1の場合,定常光は減衰 せずに光速度で伝搬する. \hat{x} のビットが0の場合,光信号 は減衰器を伝搬し,光信号の電界強度が減衰する.例えば 光信号のパワーが6dB減衰する場合,光信号の電界強度が 半分に減衰する.具体的には,図6において,アナログ入 力光のパワーを ($2^{\lceil\log_2 n_X\rceil-1}W$)² に比例する値とすると, 対数量子化された \hat{x} の値に応じて出力光電力が ($2^{\hat{x}}W$)² ま で減衰するため,出力光の電界強度を観測することで乗 算を行える.また,シリアル接続のみの構成のため,クリ ティカルパス上に存在する OE 変換器は任意のビット幅に 対して1個である.

3.5 性能評価

本章で述べた近似並列乗算器と CMOS 回路の性能を数 値計算上で比較する.本稿では,光スイッチング素子とし てナノフォトニックデバイス [2,15] を使用することを想定 する.光信号がスイッチングデバイスを伝搬する遅延 τ_{sw} を 1 ps とする.また,[15] に基づき,フォトディテクタ ベースの OE 変換器の変換遅延 τ_{oe} を 25 ps とする.並列 乗算器のクリティカルパスは,図 6 の対数量子化された入 力部分の MSB 側から OE 変換を通って出力部分へ至るパ スである.図5に示すディジタル入力部分のスイッチング 時間を τ_{oe} とすると,クリティカルパス遅延 D_{opt} を以下 でモデル化できる.

$$D_{\rm opt} = \tau_{\rm oe} + 2\tau_{\rm sw} \log_2 n_X. \tag{2}$$

他方,提案内容と同等の機能を有する近似並列乗算器を CMOS 回路で構成した場合の遅延を検討する.最も簡単な 実装方式はバレルシフタを用いる方式である.バレルシフ タのクリティカルパスは, log₂ n_X 段の 2 入力マルチプレ クサ (MUX2) より構成される.文献 [1] に基づき論理ゲー ト 1 個分の伝搬遅延 τ_{gate} を 10 ps と仮定する. 伝搬遅延 D_{ele} は以下のとおりとなる.

$$D_{\rm ele} = \tau_{\rm gate} \log_2 n_X. \tag{3}$$

 D_{opt} , D_{ele} の比較結果を図7に示す.なお,簡単のため $n_X = m_X = n_W = m_W$ としている. "Optical"が提案 乗算回路のクリティカルパス遅延, "Electrical"が従来の CMOS ベースのバレルシフタのクリティカルパス遅延で ある.乗数 X のビット幅 n_X 光集積回路の増加にともない, "Electrical"のクリティカルパス遅延は増加する一方, "Optical"のクリティカルパス遅延はほぼ一定である.これ は,任意のビット幅 n_X に対して任意のパス上に OE 変換 器が1個以下のみ存在するためである.この結果, n_X が 16,32 の時, "Optical"が"Electrical"よりそれぞれ 17%,



図7 近似乗算器のクリティカルパス遅延とビット幅の依存関係 $(n_X = m_X = n_W = m_W \text{ obs}).$



図 8 近似積和演算器のクリティカルパス遅延とニューロン数の依 存関係 $(n_X = m_X = n_W = m_W = 8$ のとき).

29% 程度高速に動作する.

"Optical"の高速性は、累算器を考慮することでさらに加 速される. "Electrical"の累算器として,複数のリップルキャ リーアダーを2分木構造で接続した構成を考える.FA1個 あたりの伝搬遅延を τ_{gate} とし, 各リップルキャリーアダーの クリティカルパス遅延を $(n_W + m_W + n_X) au_{ ext{gate}}$ でモデル 化する. クリティカルパスは log₂ N_L 個のリップルキャリー アダーを通るため, 近似積和演算器全体のクリティカルパス 遅延は (3) に示した D_{ele} に $(n_W + m_W + n_X) \tau_{\text{gate}} \log_2 N_L$ を足し合わせた値である.ただし,NL はレイヤLのニュー ロン数である.同様に、"Optical"で構成する近似積和演算 器全体のクリティカルパス遅延を考える.[14] に基づきコ ンバイナの伝搬遅延 $\tau_{\rm com}$ を100 fsとする. 図4に示すよう に、コンバイナを用いた2分木ベースの累算器の伝搬遅延 は $\tau_{\rm com} \log_2 N_L$ である. したがって, $D_{\rm opt}$ に $\tau_{\rm com} \log_2 N_L$ を足した値が近似積和演算器のクリティカルパス遅延とな る.両方式のクリティカルパス遅延を図8に示す.簡単の ため, $n_X = m_X = n_W = m_W = 8$ としている. 横軸はレ イヤLのニューロン数 N_L である. "Optical"は光速度で 累算を行うため,足し合わせる乗算結果数が増大してもほ ぼ一定の伝搬遅延を維持し、 $N_L = 8$ の際およそ 31 ps と なる.他方, "Electrical"は N_L の増大と共にクリティカル パス上の並列加算器数が増大するため、"Optical"と比べて

IPSJ SIG Technical Report





図 10 波長分割多重技術を適用した近似乗算器.

急速に遅延が悪化する.その結果, $N_L \ge 4$ 以上の規模の 回路で,"Optical"は"Electrical"より1桁以上高速に動作 する.

4. 光ニューラルネットワークへの適用

4.1 波長分割多重を用いた回路素子数削減

(6n) dB

リング共振器

波長分割多重 (Wavelength Division Multiplex: WDM) を用いた回路素子数削減手法のコンセプトを図9に示す. 図 9 (a) は、レイヤ L のニューロンから得られる値 X_i^L が レイヤL+1の各ニューロンへ伝搬する状況を示している. 重み係数 W^L が分配先のニューロンに応じて変化するた め,各分配先で乗算結果が異なる一方,被乗数 X^L は常に 一定である.この特徴を利用し、図6(b)に示すような回 路素子削減手法を提案する. 被乗数 2^x を1個の並列乗算 器に入力し、添え字 i に応じて異なる波長を持つ光信号を 入力する. 各信号強度を重み係数に応じて予め変調する. 波長の異なる光信号は互いに干渉し合わないため、独立し て並列乗算を行うことができる. 光回路を用いた実装例を 図 10 に示す.図6 に示した回路にマイクロリング共振器 をが追加されている.マイクロリング共振器は,共振器の 半径に応じて、特定の波長のみ進行方向を曲げる光素子で ある.マイクロリング共振器を用いて光信号を並列乗算器 にまとめることで、回路素子数を効率的に削減できる.3.2 節で述べた通り, レイヤ L, L+1のニューロン数をそれ ぞれ NL, NL+1 とすると、単純に並列乗算器を実装した場 合 N_L × N_{L+1} 個並列乗算器が必要である.他方,波長多 重技術を活用することで、回路実装に必要な光並列乗算器 数は N_L まで削減される.



図 11 光ニューラルネットワークの構成例.

4.2 全体像

対数量子化と波長多重技術を適用したニューラルネット ワークの構成例を図 11 に示す.図 11 は、レイヤ L、L+1 のニューロン数がそれぞれ 3、2 の場合であり、レイヤ L と レイヤ L+1 の間で行われる積和演算回路を示している. 第 3 章で述べた通り、"DAC"、"MULT"、"Combiner-based optical accumulatro"でそれぞれ DA 変換、近似並列乗算、 累算を行っている.また、重み係数 W_j^L に与える光信号の 波長をそれぞれ λ_1, λ_0 に振り分けることで、近似並列乗算 器を共有し、光素子数を削減することができる.

積和演算の結果,振幅変調されたアナログ光が得られる. この振幅値を(i) Rectified Linear Unit (ReLU)を用いた 活性化関数へ入力し,(ii) 対数演算を行い,(iii) AD 変換し て次のレイヤへ値を与える,ことでニューラルネットワー クを構成する.累算器を通過した光信号の振幅値から演算 結果を求めることができるため,ホモダイン検波を通して 光の振幅値を電流に変換する.ホモダイン検波回路の構成 を図 12 に示す."アナログ光信号"部分より,累算器を通 過した光信号が入力される.入力された光信号の電界強度 A に比例した電流がフォトディテクタ (PD)を通って出力 される.入力された光信号が参照光と位相πずれる場合, PD が出力する電流の向きが逆向きになり,マイナスの値



図 12 対数演算を同時に行うホモダイン検波回路.

を取得することができる.生成された光電流がトランジス タを通ることで,Aに応じた電圧値がVより出力される. ここで,トランジスタのゲート電圧にしきい値電圧より小 さな電圧 V_{bias} を与えることで,対数演算を行うことがで きる.これは,トランジスタに印加されるゲート電圧が極 端に低い場合,ドレイン-ソース間の電流値は,ドレイン-ソース間の電圧値の指数関数に比例するためである.得ら れた電圧値を例えば [16] で提案されている光 AD コンバー タに入力することで (i) と (iii) を実現できる.上記構成の 動作検証は今後の課題である.

5. 結論

集積ナノフォトニクス技術の登場ににより,低レイテン シ動作するオンチップ回路の設計が可能になった.本稿で は,ニューラルネットワークに適した近似並列乗算器と 累算器の提案を行った.近似演算を導入することで,クリ ティカルパス上の OE 変換器の個数を高々1個に抑えつ つ,従来の CMOS 型演算器より1桁以上高速な演算を実 現可能であることを示した.また,波長多重技術を用いる ことで,ニューロン数の2乗に比例した個数が必要であっ た並列乗算器を,ニューロン数の1乗のレベルまで削減で きることを示した.本稿の今後の課題として,電力や面積 の見積もり,シミュレーションを通した動作検証等が挙げ られる.

謝辞 本研究の一部は、科学技術振興機構の戦略的創造 研究推進事業「新たな光機能や光物性の発現・利活用を基 軸とする次世代フォトニクスの基盤技術」(JPMJCR15N4) の助成により行われた.

参考文献

- [1] A. Ceyhan, M. Jung, S. Panth, S. K. Lim, and A. Naeemi, "Impact of Size Effects in Local Interconnects for Future Technology Nodes: A Study Based on Full-Chip Layouts," in *IEEE International Interconnect Technology Conference*, May 2014, pp. 345–348.
- [2] K. Nozaki, A. Shakoor, S. Matsuo, T. Fujii, K. Takeda, A. Shinya, E. Kuramochi, and M. Notomi, "Ultralow-energy electro-absorption modulator consisting of InGaAsP-embedded photonic-crystal waveguide," *APL Photonics*, vol. 2, no. 5, p. 056105, 2017.
- [3] X. Wu, Y. Ye, W. Zhang, W. Liu, M. Nikdast, X. Wang, and J. Xu, "UNION: A Unified Inter/Intra-Chip Optical Network for Chip Multiprocessors," in *IEEE/ACM International Symposium on Nanoscale Architectures*, June 2010, pp. 35–40.
- [4] J. Hardy and J. Shamir, "Optics Inspired Logic Architecture," Opt. Express, vol. 15, no. 1, pp. 150–165, Jan 2007.
- [5] T. Asai, Y. Amemiya, and M. Koshiba, "A Photonic-Crystal Logic CircuitBased on the Binary Decision Diagram," in *Int'l Workshop on Photonic and Electromagnetic Crystal Structures*, Mar 2000, pp. T4–14.
- [6] C. Condrat, P. Kalla, and S. Blair, "Logic Synthesis for Integrated Optics," in *Great Lakes Symposium on Great*

Lakes Symposium on VLSI, ser. GLSVLSI '11, 2011, pp. 13–18.

- [7] Q. Xu and R. Soref, "Reconfigurable optical directedlogic circuits using microresonator-based optical switches," *Opt. Express*, vol. 19, no. 6, pp. 5244–5259, Mar 2011.
- [8] Z. Wang, Z. Ying, S. Dhar, Z. Zhao, D. Z. Pan, and R. T. Chen, "Optical switches based carry-ripple adder for future high-speed and low-power consumption optical computing," in *Conference on Lasers and Electro-Optics*. Optical Society of America, 2017, p. STh1N.2.
- [9] T. Ishihara, A. Shinya, K. Inoue, K. Nozaki, and M. Notomi, "An Integrated Nanophotonic Parallel Adder," J. Emerg. Technol. Comput. Syst., vol. 14, no. 2, pp. 26:1– 26:20, Jul. 2018.
- [10] Y. Shen, N. C. Harris, S. Skirlo, M. Prabhu, T. B.-Jones, M. Hochberg, X. Sun, S. Zhao, H. Larochelle, D. Englund, and M. Soljacic, "Deep Learning with Coherent Nanophotonic Circuits," in *Nature Photonics*, vol. 11, Jun 2017, pp. 441–446.
- [11] A. N. Tait, T. F. de Lima, E. Zhou, A. X. Wu, M. A. Nahmias, B. J. Shastri, and P. R. Prucnal, "Neuromorphic Photonic Networks using Silicon Photonic Weight Banks," in *Scientific Reports volume 7, Article number: 7430*, Aug 2017.
- [12] D. Miyashita, E. H. Lee, and B. Murmann, "Convolutional neural networks using logarithmic data representation," *CoRR*, vol. abs/1603.01025, 2016. [Online]. Available: http://arxiv.org/abs/1603.01025
- [13] E. H. Lee, D. Miyashita, E. Chai, B. Murmann, and S. S. Wong, "LogNet: Energy-efficient neural networks using logarithmic computation," in 2017 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP), March 2017, pp. 5900–5904.
- [14] S. Kita, K. Nozaki, K. Takata, A. Shinya, and M. Notomi, "Silicon Linear Optical Logic Gates for Low-Latency Computing," in *Conference on Lasers and Electro-Optics*, May 2018, pp. 1–2.
- [15] K. Nozaki, S. Matsuo, T. Fujii, K. Takeda, M. Ono, A. Shakoor, E. Kuramochi, and M. Notomi, "Photoniccrystal nano-photodetector with ultrasmall capacitance for on-chip light-to-voltage conversion without an amplifier," *Optica*, vol. 3, no. 5, pp. 483–492, May 2016.
- [16] Y. Imai, T. Ishihara, H. Onodera, A. Shinya, S. Kita, K. Nozaki, K. Takata, and M. Notomi, "An Optical Parallel Multiplier Using Nanophotonic Analog Adders and Optoelectronic Analog-to-Digital Converters," in 2018 Conference on Lasers and Electro-Optics (CLEO), May 2018, pp. 1–2.