高位合成用**DSL**コンパイラを用いた コーナー検出処理のハードウェア実装

原 凌司^{1,a)} 井上 優良^{1,b)} 谷本 輝夫^{1,c)} 大澤 隆志² 丸岡 晃² 飯塚 拓郎³ 井上 弘士^{1,d)}

概要:ソフトウェアを実行する方式のプロセッサはプログラムの読み込みやデコードなどのために回路や電力 を必要とする.そのため、画像処理など定型処理の実行効率を高める手段として FPGA (Field-Programmable Gate Array) によるハードウェアアクセラレーションが注目されている.しかし、ソフトウェアプログラ マにとって、HDL (ハードウェア記述言語)を用いたアプリケーションの記述は容易ではない.そこで、 HDL 記述を必要とせずに画像処理向け DSL である Halide プログラムから論理合成可能なプログラムを生 成する DSL コンパイラとして GENESIS が開発された.しかしながら、具体的なアプリケーションを対象 として GENESIS により生成された回路の性能は明らかではない.本研究では、OpenCV ライブラリの一 部を Halide で記述し、GENESIS を用いて合成した FPGA 用回路の性能を評価する.

1. はじめに

画像処理は様々な分野で応用されており、しばしば膨大 なデータを処理する.そのため、処理速度を高める必要が ある.画像処理が大量のデータに対して施される例とし て、画像認識が挙げられる.ここでの画像認識とは、コン ピュータが画像および動画に写っているオブジェクトが何 であるか、それらの持つ特徴に基づき認識する技術を指す. この技術はデジタルカメラや自動車の運転支援システムや 監視カメラなどに利用されており、その認識率の向上は重 要課題となっている.

現在も認識率を向上させるために、様々な方面からアプ ローチされており、その一つに機械学習による認識率向上 がある.機械学習は大量の画像を入力とし、それらに対し てアルゴリズムを適用した結果を用いてモデルを構築す る.これにより、コンピュータは認識するべき画像の特徴 を理解し、判断可能となる.学習の効率を上げるため、学 習用画像のノイズを取り除くなどの前処理を施すことが多 い.また、機械学習アルゴリズム内でも、画像圧縮手法の ひとつである畳み込みなどの画像処理が施される.このよ うに、機械学習は大量の画像に対して前処理や畳み込みな どの画像処理を行う必要があるため、膨大な量の計算を必

- a) ryoji.hara@cpc.ait.kyushu-u.ac.jp
- ^{b)} yusuke.inoue@cpc.ait.kyushu-u.ac.jp

要とする.したがって、より高速な学習のためには画像処 理の高速化が必要不可欠である.

いわゆる CPU など, ソフトウェアを実行する方式のプロ セッサはプログラムの読み込みやデコードなどのために回 路や電力を必要とする.そこで,画像処理など特定の処理の 実行効率を高める手段として,FPGA (Field-Programmable Gate Array)によるハードウェアクセラレーションが注目さ れている.対象とする処理に特化した専用回路を利用でき るため,ソフトウェア実行方式のプロセッサに比べ高速化 が期待できる.しかしながら、FPGA を活用するためには HDL (Hardware Description Language)によって対象となる 機能を記述する必要がある.これは設計コストが非常に高 く,特にソフトウェアプログラマにとっては依然として容 易ではない.

そこで、画像処理向け DSL(Domain Specific Language) である Halide [7] プログラムから、論理合成可能なプロ グラムを生成する DSL コンパイラ GENESIS が株式会社 フィックスターズにより開発されている. DSL は対象とす る処理を効率よく表現するために設計された言語である. GENESIS を用いることで、HDL 記述なしにハードウェア アクセラレーションを画像処理に適用できる. その結果、 プロセッサでのソフトウェア処理に比べ、処理の高速化が 期待できる. しかしながら、具体的なアプリケーションを 対象として GENESIS により生成された回路の性能は明ら かではない. 本研究では、OpenCV [1] の機能の一つである FAST コーナー検出器を Halide で記述し、GENESIS を用 いて合成した FPGA 用回路の性能を評価した. その結果、

¹ 九州大学 2 株式会社フィ

株式会社フィックスターズ
 Fixeters Solutions Inc.

³ Fixstars Solutions Inc.

c) tteruo@kyudai.jp

^{d)} inoue@ait.kyushu-u.ac.jp

主 1	Holido のコンパイラターゲット	
নহ ।	Hande のコンハイノターケット	

CPU アーキテクチャ	X86, ARM, MIPS, Hexagon, PowerPC	
	CUDA, OpenCL, OpenGL,	
GPU API	OpenGL Compute Shaders,	
	Apple Metal, Microsoft DirectX 12	

GENESIS による FPGA 上での FAST アルゴリズム実行時間は OpenCV が備える FAST アルゴリズムの実行時間より 87.4%, Halide で記述した FAST アルゴリズムの実行時間 より 97.6%削減された.

本稿の構成は以下の通りである.まず第2節で画像処 理向けの DSL である Halide について述べる.第3節で は、Halide プログラムを入力とし、高位合成可能な C++ プログラムを出力する高位合成用 DSL コンパイラである GENESIS について述べる.第4節で画像から特徴点の一 種であるコーナーを検出する FAST アルゴリズムについて 説明する.第5節では、実際に FAST アルゴリズムをハー ドウェアに実装した際の手法について説明する.第6節で GENESIS を用いた際の実行時間と合成されたハードウェ アの観点で評価する.第7節で関連研究について説明し、 第8節で本研究をまとめる.

2. 画像処理向け DSL: Halide

Halide は画像処理に特化した純粋関数型の DSL である. 純粋関数型言語では関数の返り値以外でプロセスの状態が 変更されない.表1に示すように Halide は様々なターゲッ トに対してコンパイルできる.一般的に,DSL は特定の処 理向けの制御構造のみを持っており,汎用的な制御文を記 述することは困難である.しかしながら,Halide は汎用的 な制御文を表現することが可能である C++をラップする. そのため,汎用的な制御文の記述は C++同様に記述でき, 柔軟な記述が可能である.

Halide はアルゴリズム部分とスケジューリング部分を分 けて記述する.アルゴリズム部分には,畳み込み演算や平 滑化などの計算すべき内容を記述する.スケジューリング 部分では,タイリング,ベクトル化,並列化,などのハード ウェアを意識した処理の最適化を指定する.このように, Halide を用いることにより,高い抽象度で記述可能なアル ゴリズムと,ハードウェアを意識した最適化それぞれを分 けて記述できる.

3. 高位合成用 DSL コンパイラ: GENESIS

3.1 概要

GENESIS は株式会社フィックスターズによって開発中 の FPGA 向け DSL コンパイラである. 画像処理向け DSL である Halide で記述されたプログラムを入力とし, Xilinx 社の Vivado HLS [10] 向けの高位合成可能な C++プログラ ムを出力する. Halide では, アルゴリズムが複数のデータ 集合の各要素に対する副作用のない関数として記述され る. この記述方式は高位合成処理系による関数から演算器 への変換と親和性が高い. 高位合成により関数をハード ウェア・モジュール (Verilog における module)とする場合, 入力ポートと出力ポートに引数と返り値をそれぞれマッ ピングした演算器に変換できる. GENESIS は入力された Halide プログラムのデータフローおよび制御フローを解析 し,その結果に基づき後段の Vivado HLS が効率の良いハー ドウェアを生成できるような C++プログラムに変換する.

3.2 GENESIS による高位合成向け C++プログラム生成

一般に、ハードウェアはデータを供給・送出する I/O の性 能と、供給されたデータを処理する演算器の性能が釣り合 う際に効率よく動作する. GENESIS は入力された Halide プログラムを、Vivado HLS が高位合成により演算器または I/O を生成するための C++プログラムに変換する. 以下で は、GENESIS のプログラム変換手法について説明する.

まず、Vivado HLS により演算器が生成されるような C++ 記述への変換手法について述べる. GENESIS は Halide プ ログラムを解釈し、パイプライン化及び並列化された演算 器を生成することができる.入出力の演算スループット及 び I/O スループットのうち、最もボトルネックになる部分 が1サイクルごとに演算またはデータ供給出来るようパイ プライン化される.

例として,下記の x 方向 2 倍のダウンサンプリングを考える.

1 f(x, y) = in(2*x, y);

これは、入力画像のx方向に関し、奇数番目のデータを間引 く処理である.この場合、スケジューリング関数を指定し なければボトルネックは入力である in のデータ読み出し になり、1サイクルにつきxを1要素読み込む.したがっ て、fは2サイクルにつき1要素演算結果を出力する.し かしながら、in に対してhls_burst(2) スケジューリング を適用してバス幅を2倍にすることによりボトルネックが 解消され、1サイクルにつき1要素出力することができる. また、演算器の並列化は Halide に用意されている unroll スケジューリングを用いる事で制御される.

次に, Vivado HLS によりデータ供給・送出用の I/O を生 成するための C++記述の生成手法について述べる. データ を供給するための I/O の方式としてメモリ I/O とストリー ム I/O の 2 種類が考えられる.

メモリ I/O では、FPGA 内の SRAM あるいは FPGA 外の DRAM 上の記憶領域にデータを配置し、アドレッシング可 能なメモリバスを介してアクセスする.この方式は任意の アドレスへアクセス可能なため、複雑なアクセスパターン を持つ処理を実行可能である.しかしながら、メモリ I/O を含む処理はパイプライン化できず、アクセス対象の記憶



図1 GENESIS の I/O 生成アルゴリズム.アドレス解析に基づきメ モリ I/O とストリーム I/O のいずれかを生成する.

領域への全ての書き込みが完了するまで読み込みを開始で きない. この理由はメモリ I/O より後段の処理が読み出す データが,前段の処理の結果が書き込まれたものであるこ とを保証できないためである.

一方,ストリーム I/O は連続アドレスへのデータ読み書 きなど連続したデータ列を入出力するための方式である. アクセスパターンに制約を持つが,データの処理順序が明 確であるため複数の処理をパイプライン化可能である.パ イプライン化された処理のデータアクセスパターンが完全 に同じかつアドレスが一定のストライドを伴って増加する ならばストリーム I/O の適用は容易だが,一般にはそうと は限らない.

GENESIS はアドレスが一定のストライドを伴って増加 するアクセスパターンをストリーム I/O として構成可能と 判定する.そこで、GENESIS では柔軟なストリーム I/Oを 実現するために、アクセスパターン解析とアドレス解析、 ストリーム変換の3つの手法を用いる.図1に、I/O 生成 アルゴリズムを示す.まず、アクセスパターン解析によっ て、変換対象アルゴリズム内の各バッファがストリーム変 換可能かどうかを判定する.アクセスパターンが逐次アク セスに準じるパターンであるバッファはストリーム変換可 能と判定され、それ以外はメモリ I/O に変換される.

次に、ストリーム変換可能と判定されたバッファアクセ スに対してアドレス解析を行い、ストリーム変換された場 合における参照範囲を特定する.アドレス変換の結果に基 づき、レジスタを用いたラインバッファを構築し、そこに 当該データを格納する.このラインバッファは静的なアド レッシングが可能となるように最適化される.アクセスが 必要な際にはクロスバースイッチが操作され、バッファか ら演算器へデータが転送される.

最後に、ストリーム I/O に対する入出力処理とライン バッファとのデータ供給に関する処理を生成し、間断なく 演算器にデータ供給可能なデータストリームを構築する. GENESIS は可能な限りストリーム I/O に変換するように コード生成を行うが、Halide のスケジューリング関数を通 じてユーザが I/O の種別を指定することも可能である.

4. FAST アルゴリズムを用いたコーナー検出

4.1 FAST アルゴリズム

FAST (Feature from Accelerated Segments Test) は Rosten と Drummond によって提案された,特徴点の一種である コーナーを検出する手法である [8], [9]. コーナーは輝度の 変化が大きい角もしくはその周辺の画素に現れる. FAST によるコーナー検出アルゴリズムは以下の通りである.

- ある注目画素を基準として定め、それを中心とする半 径数ピクセル分離れた円周上の各画素に着目する。
- 注目画素に対し、円周上の各画素の輝度値がより高い (明るい)、低い(暗い)、または、同程度のいずれに分 類されるかを式(1)により判定する。

brighter $(I_x > I_p + t)$ darker $(I_x < I_p - t)$ (1) samelevel 上記以外

ここで、 I_x は円周上から選択された画素の輝度、 I_p は 注目画素の輝度、tは閾値を表す.

3. 上記1で定めた円周上において, brighter または darker と判定された画素が指定数以上検出された場合にコー ナーであると判定する.

このアルゴリズムの問題点はコーナーであると判定した 画素に隣接した画素もコーナーである場合が多く, 冗長に コーナーを検出することである.しかし, この問題点は検 出した各コーナーに, 以下の式(2)で算出される値をスコ アとして導入する事で解消される.

$$score = max \left(\sum_{x \in brighter} |I_x - I_p| - t, \sum_{x \in darker} |I_x - I_p| - t \right)$$
(2)

隣接し合っているコーナーのうち,スコアが最も大きな コーナー以外を棄却することで,上記問題は解消される.

4.2 実行例

白黒の正方形が並べられている画像を対象とし、OpenCV が備える FAST コーナー検出器によりコーナー検出を行っ



図2 OpenCV がそなえる FAST コーナー検出器によるコーナー検出 結果

		15	0	1		
	14				2	
13						3
12			р			4
11						5
	10				6	
		9	8	7		

図3 FAST によるコーナー検出の際に参照されるピクセルの配置

た結果を図2に示す. OpenCV による FAST コーナー検出 器はコーナーであると判定した画素を丸で囲み表示する. 図2を見ると,正方形の角にコーナーが集中している事を 確認できる.

FAST は注目画素の円周上に,注目画素より明るい画素 が複数個連続もしくは暗い画素が複数個連続した場合に コーナーと判定する.その特性上,明暗が切り替わる角に 当たる画素をコーナーとする.この実行では,図3のよう な半径3ピクセルの円周上16ピクセルに,注目画素より9 個連続して明るいもしくは暗い画素が存在する場合にコー ナーと判定するように設定した.並べられている四角は画 素を表している.画素pはコーナー候補であり,その候補 を中心とする半径3ピクセルの円周上の画素0,1,..., 15 がコーナー判定の計算に用いられる.

5. FAST アルゴリズムのハードウェア実装

5.1 Halide によるアルゴリズム記述

まず,特徴点を検出する対象となる画像をファイルから 取得する必要がある.これは Halide::Tools が備えてい る load_image を使用することで,Halide 記述に適した形 で取得できる.

1	Halide::Runtime	::Buffer <uint8_t></uint8_t>	img	=
	load_image(" <path>");</path>		

また,式として使用するために,Halide 特有の型である, Func 型に取得画像を格納する.

2	Var x,y,c;
3	<pre>Func _img;</pre>
4	$\lim_{x \to y} (x, y, c) = \lim_{x \to y} (x, y, c)$

_img の x, y, c 座標に, __img の x, y, c 座標の画素値を順に

格納することで、画像全体を格納する.上記の式の x,y,c は Halide 特有の Var 型で宣言する必要がある.FAST アル ゴリズムでは注目画素を中心とする円周上の画素にアクセ スする特性上、画像領域外の画素にアクセスする事がある. この場合に備え、Halide では BoundaryCondition を用い ることで、領域外の参照値を設定できる.本実装では、画 像端を画像で折り返すよう設定した.また、コーナー検出 に用いる参照範囲を半径 3 ピクセルの円周とし、その円周 上には 16 個の画素があるものとした.

本実装において,注目画素は画像端から順に選択した. Halide では式を変数として定義する.

- 6 Expr value = img(x,y,c);
- 7 Expr value 0 = img(x, y+3, c);

また,円周上の画素値を取得する必要があるため,7行目 のような式を円周上のピクセルの数用意する.注目画素の 画素値と円周上の画素の画素値を比較する式には Halide の 関数である select を用いた.

select は (条件文,式1,式2)の形をとる. 条件文が真 であるなら式1,偽であれば式2が参照される. threshold は閾値を表す定数である. 上記の場合,注目画素値から閾 値を引いた値より,円周上の画素が暗い場合は-1,そうで ない場合は0が参照される. このような式を円周上の画 素数用意する. また,円周上の画素の方が注目画素より明 るい場合の式も必要である. 明るい場合を表す式を以下に 示す.

9 Expr comp0 = select(value + threshold < value0, 1, 0);

注目画素がコーナーであると判定されるのは円周上の画素 が連続して指定数個注目画素より明るいもしくは連続して 指定数個注目画素より暗い時である.本実装では,9個連 続する場合コーナーとした.

<pre>Expr cornern = select(cast<int8_t>((comn0 + comn1</int8_t></pre>
+ + comn8)) == -9, 1, (cast <int8_t>(</int8_t>
comn1 + comn2 + + comn9)) == -9, 1,
,(cast <int8_t>(comn15 + comn0 + +</int8_t>
comn7)) == -9, 1,0);

comn0, ..., comn15 は式であり, それぞれ注目画素より 暗い場合は-1, そうでない場合は 0 の値を返す. 円周上の 点 0 に対応する comn0 から始め, そこから点 8 に対応す る comn8 までの 9 画素分の総和が-9 であれば, 9 個連続し て暗い場合であるので, コーナーと判定する. また, 円周 上の画素が 9 個連続して明るい場合もコーナーであると判 定するため, 上記の式と同様な式を立てる必要がある. 次 に,コーナーの冗長な検出を棄却するための式を考える. スコアの計算には,コーナーの円周上の,明るいもしくは 暗い画素を参照して計算をする必要がある.

この式はコーナーの円周上の1 画素が暗い場合の計算を施 す.この式を円周上の画素分用意する.また、明るい場合 の計算式も同様に用意する.上記の式で、円周上の画素を 用いたスコア計算に必要な値が揃うので、それらを総和し、 スコアとする.

また,注目画素の輝度値が閾値未満もしくは,255 - thresholdより大きい場合,円周上の明るい画素や暗い画素を探す際の計算などでオーバーフローが発生する.その結果,コーナーでない画素をコーナーと誤検出する.この問題を解消するために,注目画素が上記の値の場合,コーナーでないとする必要がある.以下がそのための式である.

15	<pre>Expr _cornern = select(value >= threshold,</pre>
	cornern, 0);
16	<pre>Expr _cornerp = select(value <= (255 - threshold)</pre>
	, cornerp, 0);
17	<pre>Expr result1 = select(_cornern == 0 && _cornerp</pre>
	== 0, 0, score);

-cornern には注目画素が閾値以下でない場合,円周上に暗 い画素が9個連続するパターンでのコーナー検出の結果が 反映され、コーナーであるとき1,そうでないとき0とな る.また,cornerp は注目画素が255-thresholdを超え ていない場合,円周上に明るい画素が9個連続するパター ンでのコーナー検出の結果が反映され、コーナーであると き1,そうでないとき0となる.注目画素が閾値より暗い 場合,_cornern は0であり,_cornerp 次第でコーナーか 判断される.また,注目画素が255-閾値より明るい場合, _cornerp は0となり,_cornern 次第でコーナーか判断さ れる.スコアを使って冗長なコーナーを棄却する式は次の ようになる.

```
18 Func Fast;
```

```
19 Fast(x,y,c) = result1;
```

```
20 Func output1;
```

- 21 output1 = BoundaryConditions::mirror_interior(
 Fast, {{0, __img.width()}, {0, __img.height
 ()}});
- 23 Expr _comscore = select(nonmax_suppression == true, comscore, output1(x, y, c));

```
24 Func sup;
```

25 sup(x,y,c) = _comscore;

上下左右の隣接する画素を比較する必要があるため、領域 外アクセスの可能性がある.よって、BoundaryCondition を使用する.comscore は注目しているコーナーが隣接す るコーナーのうち、少なくとも1つよりスコアが劣る場 合にスコアを 0とする事で棄却する.comscore は棄却す る処理をするかどうかを nonmax_suppression で判断し、 true の場合棄却処理の結果が、false の場合棄却処理の前 の結果が反映される.

5.2 GENESIS におけるスケジューリング記述

GENESIS ではスケジューリング部分での記述により, 演算器の展開数や I/O のバス幅などのアーキテクチャパラ メータを指定することができる.たとえば,unroll(x,n) スケジューリングを用いる場合,x方向の処理をn分割し, n倍の演算器を生成することで並列処理する.ただし演算 器の生成のみでは入出力のスループットがボトルネックに なり性能は向上しないため,入出力のバス幅もn倍する必 要がある.そのため,hls_burst(n)スケジューリングに より,入出力のバス幅をn倍にする.本稿ではnのことを バースト数と呼ぶ.

5.3 合成されたハードウェア

FAST アルゴリズムを実装した Halide プログラム を GENESIS により高位合成可能な C++に変換し, さらに Vivado HLS, Vivado により合成されたハー ドウェアの構成を図4に示す.中央に位置する orb_detect_0 は FAST アルゴリズムにより特徴点を 検出する回路である. orb_detect_0 と繋がっている モジュールに rst_ps7_0_100M, processing_system7_0, ps7_0_axi_periph, そして axi_mem_intercon がある. rst_ps7_0_100M は orb_detect_0 ヘリセット信号を送る. processing_system7_0 はプロセッシングシステム周辺の ソフトウェアインタフェースである. axi_mem_intercon は orb_detect_0 と processing_system7_0 が備えるメモ リとのインタフェースである. DRAM から読み出された データは 500_AXI を経由し m_axi_p_img で渡され, DRAM への書き込みデータは m_axi_p_sup から, 501_AXI を経由 して渡される. ps7_0_axi_periph は zybo-z7-20 に接続さ れている USB や LAN などの周辺機器とのインタフェース である.

図5に orb_detect_0の構成を示す. image は DRAM から読み出した画像を確保する. fast は image に確保されている画像を受け取り, FAST アルゴリズムによりコーナーを検出する. sup は冗長に検出したコーナーを棄却する.

ps7_0_axi_periph



図4 GENESIS を用いて合成されたハードウェアのブロック図



図5 orb_detect_0の構成

表2 評価に用いたハードウェア環境 (Zynq-7020)

CPU 667MHz dual-core Cortex-A9 proces	
L1 命令キャッシュ	32 KB (各コアで独立)
L1 データキャッシュ 32 KB (各コアで独立)	
L2 データキャッシュ	512 KB (コア間で共有)
ロジックスライス	13,300
6 入力 LUT	53,200
FF	106,400
ブロック RAM	630 KB
メモリ	1 GB DDR3L with 32-bit bus @ 1,066 MHz

表 3	評価に用いたソフトウェア環	霥境
-----	---------------	----

OS	Linux 4.9.0
C++ コンパイラ	GCC 4.8.3
Vivado バージョン	2018.2
Vivado HLS バージョン	2018.2

6. 評価

6.1 評価の概要

本稿では、Halide で記述された FAST アルゴリズムによるコーナー検出プログラムを、GENESIS を用いてハードウェア化し、FPGA 上で実行した際の実行時間を計測する. そして、CPU 上での OpenCV が備える FAST アルゴリズムによるコーナー検出プログラムの実行時間、CPU 上での Halide で記述した FAST アルゴリズムによるコーナー検出 プログラムの実行時間と比較することで評価する.評価に 用いたハードウェア環境を表2に、ソフトウェア環境を表 3に示す.

	使用量	使用率
6入力 LUT	16,282	31%
FF	15,804	20%
ブロック RAM	37.8 KB	6%

6.2 ハードウェア合成結果評価

Halide で記述された FAST アルゴリズムによるコーナー 検出プログラムを,GENESIS を用いて FPGA 上に実装し た場合のハードウェア資源使用量とその使用率を表4に示 す.なお,本実験ではバースト数を8としている.

ハードウェア資源使用量は半分以下であることが分かる. このことから,バースト数を16に変更してもFPGA上に FAST アルゴリズムを実装できることが予測される.よっ て,FAST アルゴリズムはFPGA上でより高速に動作でき る可能性がある.

また,配置配線後の最大遅延は8.75 ns であった. このこ とから,今回生成した回路の最大動作周波数は114.3 MHz である.ただし,以降の評価では FPGA を 100 MHz で動 作させた.

6.3 実行時間評価

Halide で記述された FAST アルゴリズムによるコーナー 検出プログラムを GENESIS を用いて FPGA 上で実行した 際の実行時間, CPU 上での OpenCV が備える FAST アルゴ リズムによるコーナー検出プログラムの実行時間, CPU 上 での Halide で記述した FAST アルゴリズムによるコーナー 検出プログラムの実行時間を図 6 に示す.

GENESIS を用いて、FPGA 上で FAST アルゴリズムを実行した場合の実行時間は OpenCV での FAST アルゴリズム 実行での実行時間より 87.4%, Halide での FAST アルゴリズ ム実行での実行時間より 97.6%削減された.また、Vivado の ChipScope 機能を使って、図4で示した orb_detect_root が入力を読み出すメモリインタフェースの信号をプローブ した.その波形を図7に示す.図7はメモリインタフェー



スの周期的なメモリアクセスの一周期に相当し,134 clk 周期で 256 Byte のメモリ読み出しが発生している.今回 対象とした画像は 1,920 × 1,080 画素のグレイスケール (1*Byte*/1 画素)であり,ハードウェアのクロック周期は 10 ns/clk であることを考慮すると、メモリ読み出しにかかる 時間は次の式 (3) で算出できる.

$$\frac{1,920 \times 1,080 \times 1 Byte}{256 Byte} \times 134 clk \times 10 ns/clk = 10854 \mu s$$
(3)

よって,実行時間の大半を占めていることが確認できる. また,この FPGA のメモリバス帯域は 4 *Byte/clk* である. よって,今回 FPGA に実装されたハードウェアのメモリバ ス帯域使用率は式 (4) から

$$\frac{256 Byte/134 clk}{4 Byte/clk} \times 100 = 47.7\%$$
(4)

であることがわかる.また, FPGA上の FAST の実行時間が 11792µs であり、メモリ読み出しにかかる時間が 10854µs であることから、メモリ読み出し、FAST 処理、メモリ書き 込みはパイプライン化されていると考えられる.よって、 次の式 (5) でレイテンシは算出される.

 $11,792\,\mu s - 10,854\,\mu s = 932\,\mu s \tag{5}$

このことから, FPGA 上で実装された FAST アルゴリズム はメモリ転送に挟まれないように処理に組み込まれること で,より性能を発揮できると考えられる.

7. 関連研究

7.1 Haskell の組み込み DSL を用いた高位合成

Haskell の組み込み DSL を設計言語とする高位合成が提 案された [3]. Haskell は純粋関数型言語であり, 抽象度が高 い. そのため, ハードウェア設計との親和性が高い. この提 案手法では Haskell の組み込み DSL を入力とし, LLVM [4] の中間表現である LLVM IR を生成する. LVM IR は LLVM の標準的な最適化がされる. 最適化された LLVM IR は高 位合成ツール LegUp [2] の入力となる. LegUp は LLVM IR を合成し, RTL 記述である Verilog を生成する. しかし, こ の提案手法ではループタイリングなどのスケーラブルな実 装ができない.一方 GENESIS はループタイリングやベク トル化などのスケジュール記述が容易に可能である Halide を用いるため、上記は問題とならない.

7.2 ScalaHDL: Express and test hardware designs in a Scala DSL

ScalaHDL [5] は複数のプログラミングパラダイムに対応 するマルチパラダイムプログラミング言語である Scala [6] 上に構築された DSL である. これを用いることで,低レ ベルのハードウェア抽象化を用いてアルゴリズムを記述 し,シミュレーション及び Verilog を生成することができ る. ScalaHDL には次の特徴がある.

- Scala 以外の環境をインストール不要.
- インタラクティブに実行してテストすることが可能.
- モジュールを定義する際に、入力/出力レジスタの型 を自動的に推測。

これらの機能により、ユニットテスト及び完全なシステ ムテストシナリオを用いてプログラムで値をテストできる ようにシミュレートすることを可能とする.また、複雑な 環境構築を必要とせずにハードウェアシミュレーションで きる.

一方で、ScalaHDLで使用できる変数の型は Bool, Signed, Unsigned である. Halide では Bool, Signed, Unsigned に加 え、画像データを格納できる Buffer 型や、画像処理アルゴ リズムを記述する Func 型、組み立てた式を保持する Expr 型を利用できる. これらにより、容易に画像処理アルゴリ ズムを記述可能である. このことから、画像処理を対象と する場合 Halide を用いる GENESIS が有効であると考えら れる.

8. おわりに

本稿では、FPGA を対象とした画像処理のハードウェア 実装を容易にする GENESIS の評価を行った. 具体的には FAST 特徴点検出を対象に、実際に Halide でプログラムを 作成し実施した. その結果、GENESIS を用いることで容易 に、実行時間をソフトウェアでの実行と比較し大幅に削減 できることを明らかにした. GENESIS を用いた FAST コー ナー検出アルゴリズムの実行時間は CPU 上での OpenCV が備える FAST アルゴリズムの実行時間から 87.4%、CPU 上での Halide で記述された FAST アルゴリズムの実行時間 から 97.6%削減された.

また, FPGA に実装される FAST アルゴリズムはメモリ 転送に挟まれないように処理に組み込まれることで, さら に性能を発揮できる見込みがあることを示した. 今後は FPGA 向けにチューニングされた FAST 実装との性能比較 や, 他の画像処理アルゴリズムを対象とした GENESIS の



図7 メモリインタフェースによるメモリアクセス時の信号

評価を行う.

Level Synthesis (ver2018.2) (2018).

謝辞 本研究は一部 JSPS 科研費 JP17K19984 の助成を 受けたものである.

参考文献

- [1] Bradski, G.: The OpenCV Library, Dr. Dobb's Journal of Software Tools (2000).
- [2] Canis, A., Choi, J., Aldham, M., Zhang, V., Kammoona, A., Czajkowski, T., Brown, S. D. and Anderson, J. H.: LegUp: An Open-source High-level Synthesis Tool for FPGA-based Processor/Accelerator Systems, *ACM Transaction on Embedded Computing Systems*, Vol. 13, No. 2, pp. 24:1–24:27 (online), DOI: 10.1145/2514740 (2013).
- [3] Kuga, M., Fukuda, K., Amagasaki, M., Iida, M. and Sueyoshi, T.: High-level Synthesis Based on Parallel Design Patterns Using a Functional Language, *In Proceedings* of the 8th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies, HEART '17, New York, NY, USA, ACM, pp. 23:1–23:6 (online), DOI: 10.1145/3120895.3120918 (2017).
- [4] Lattner, C. and Adve, V.: LLVM: A Compilation Framework for Lifelong Program Analysis & Transformation, In Proceedings of the International Symposium on Code Generation and Optimization: Feedback-directed and Runtime Optimization, CGO '04, Washington, DC, USA, IEEE Computer Society, pp. 75–86 (2004).
- [5] Li, Y., Lopes, A. R., Xu, Z., Qi, Z. and Guan, H.: ScalaHDL: Express and test hardware designs in a Scala DSL, *In Proceedings of the IEEE 32nd International Conference on Computer Design*, ICCD '14, pp. 521–524 (online), DOI: 10.1109/ICCD.2014.6974732 (2014).
- [6] Odersky, M., Micheloud, S., Mihaylov, N., Schinz, M., Stenman, E., Zenger, M. and et al.: An overview of the Scala programming language, Technical report (2004).
- [7] Ragan-Kelley, J., Barnes, C., Adams, A., Paris, S., Durand, F. and Amarasinghe, S.: Halide: A Language and Compiler for Optimizing Parallelism, Locality, and Recomputation in Image Processing Pipelines, pp. 519–530 (online), DOI: 10.1145/2491956.2462176 (2013).
- [8] Rosten, E. and Drummond, T.: Fusing points and lines for high performance tracking., *IEEE International Conference* on Computer Vision, ICCV '05, Vol. 2, pp. 1508–1511 (online), DOI: 10.1109/ICCV.2005.104 (2005).
- [9] Rosten, E. and Drummond, T.: Machine learning for highspeed corner detection, *In Proceedings of the 9th European Conference on Computer Vision*, ECCV '06, Vol. 1, pp. 430– 443 (2006).
- [10] Xilinx: UG902 Vivado Design Suite User Guide: High-