FOWLPを用いたLSIにおける再配線層上キャパシタおよ びオンチップ容量の最適化

金本 俊幾 $^{1,a)}$ 葛西 孝 1 今井 1 黒川 敦 1 橋本 昌 2 陳 俊 2 神藤 始 3

概要:モバイル機器等の SoC として用いられる LSI において,電源電圧変動を緩和するデカップリング キャパシタの容量配分,配置,実装方法,高周波特性が重要となってきている.我々は,これまでに構築 した LSI・パッケージ・ボード電源網解析モデルを用い,微細・低電圧プロセスにおけるデカップリング キャパシタの最適化に関する研究を行ってきた.本発表では,モバイル用途で普及が期待される Fan Out Wafer Level Package (FOWLP)を採用する LSI において,再配線層上に搭載することのできる Land Side Capacitor(LSC) がオンチップ容量のノイズ低減効果を補完し,それらを同時に最適化することにより,高 い周波数成分の電源ノイズを効率よく低減可能であることを示す.

Optimization of Re-distribution Layer and On-chip Capacitors for LSI with FOWLP

Toshiki Kanamoto^{1,a)} Koki Kasai¹ Masashi Imai¹ Atsushi Kurokawa¹ Masanori Hashimoto² Jun Chen² Hajime Kando³

Abstract: In system-on-a chip LSIs dedicated to the mobile applications, implementation and high-frequency characteristic of de-coupling capacitors that mitigate power fluctuations have become important. We have studied optimization methodologies of de-coupling capacitors with developing an original LSI-package-board power delivery network models. In this presentation we focus on LSIs hiring a fan out wafer level package (FOWLP) which is expected to be common to the mobile applications. We show that land side capacitors (LSC) on the re-distribution layers supplement the noise reductions effect of de-coupling capacitors. The results indicate that their optimization effectively reduces the higher frequency power supply noise.

1. はじめに

タブレットやスマートフォンに搭載される SoC(System on a Chip, システム・オン・チップ) は微細化が進み, 4~ 8 個の CPU コアを搭載するようになってきた. しかし, 動的消費電力を抑えるために低電圧化も進み, トランジス タのスイッチング動作により生じる電源電圧変動を抑制 することが重要となっている [1][2]. 電源電圧変動を回路 動作の許容範囲に収めるには、変動の周波数に追従して電 流を供給するため、負荷側からみた PDN(Power Delivery Network,電源網)の駆動点インピーダンスを電圧の許容 変動量から決まるターゲットインピーダンス以下に抑える 必要がある [3].

PDN のインピーダンスを下げる手段として, デカップリ ングコンデンサ(キャパシタ, 容量素子)が用いられる [4]. 比較的低い周波数の電源電圧変動は, ボードやパッケージ 上に配置されたキャパシタを通して吸収できる. しかしな がら, チップ内トランジスタのスイッチングに起因する電 源電圧変動は, 配線に寄生する直流抵抗やインダクタ成分 により, ボードやパッケージ上のキャパシタで吸収できず, 従来はオンチップの容量で対応する必要があった [5]. オン

¹ 弘前大学

Hirosaki University

² 大阪大学

Osaka Uniersity

³ 株式会社村田製作所 Murata Manufacturing Co., Ltd.

^{a)} kana@hirosaki-u.ac.jp

チップ容量は実現方法が限られ大きさが制約されるうえ, ノイズ源となる CPU コアから遠い容量成分は,直流抵抗 によりボードやパッケージ容量と同様,スイッチング起因 の電源電圧変動を吸収する能力が低下する.

近年,LSIを実装するパッケージとして,FOWLP(Fan Out Wafer Level Package)がモバイル用途に用いられるよ うになってきている [6].FOWLPにおいてはLSI上に再 配線層を形成し,従来のボンディングワイヤーやパッケー ジ内と置き換える [7][8].これにより,従来のパッケージ 内配線における寄生インダクタンスが低減できるほか,再 配線層上にキャパシタを配置することにより,スイッチン グ動作を行うトランジスタまでの低抵抗な配線経路を確保 でき,チップ側で発生するより高い周波数の電源電圧変動 に対応することが可能となる [9].

ボード上,あるいはボードとパッケージに跨る容量素子 を最適化し,駆動点インピーダンスをターゲットインピー ダンス以下に抑える手法の提案がされている [10][11][12]. しかし,オンチップ容量は担当する周波数帯域が離れてい るため,同時最適化の対象とはなっていなかった.我々は, ボードとオンチップの容量素子の間の帯域を担当し得る再 配線層上キャパシタに着目し,オンチップ成分を含めた容 量素子の最適化を目的とし,先端ノードの 15nmFinFET プロセスに対応する PDN 解析モデルの構築を行ってきた. 以下の章では,構築した PDN 解析モデルの構成と,オン チップ容量および再配線層上キャパシタに対して行った感 度解析の結果を示し,これらを同時に最適化することが有 効であることを説明する.

2. PDN 解析モデル

構築した電源網解析モデルは、LSI・パッケージ・ボード の PDN[13],変動する出力負荷に対して安定した電圧を供 給するオンチップまたはオフチップ電圧レギュレータ [14], 容量素子 [15],および CPU コア [16] からなる [17]. 概略を 図 1 に示す.本章では,[17] からの変更点および CPU コ アから見た駆動点インピーダンスの変化を中心に述べる.

ターゲットインピーダンスの根拠となる電源電圧変動を 評価するため,SPICE 系シミュレータによる過渡解析が できる構成とした.観測点は電圧レギュレータの直後とす る.以下,LSIの PDN,ボード・パッケージの PDN,電 圧レギュレータ,CPU コアの各モデルについて説明する.

2.1 LSI の PDN モデル

LSI の PDN モデルを NanGate 15nm Open Cell Library[18], アリゾナ州立大学 (ASU) 14nm PTM-MG LSTP model (Nominal Vdd = 0.8V)[19] を用いて構築した [17]. 標準セルを構成する FinFET のトランジスタモデルは BSIM-CMG[20] に基づいている. LSI の FOWLP の面積 は 10×10mm², ダイの面積は 8×8mm², CPU コアの面積は







図 2 CPU コア容量等価回路

Fig. 2 Equivalence circuit for CPU core capacitance.

表1 LSIのPDN 解モデル Table1 PDN model for LSI.

Layer	Width(um)	Pitch(um)	Direction	Wiring
M1	0.6	0.768	Horizontal	PGPG
M2	15	100	Vertical	P,G pair
M3	15	100	Horizontal	P,G pair
M4	15	100	Vertical	P,G pair
M5	15	100	Horizontal	P,G pair
M6	25	100	Vertical	P,G Pair
M7	25	100	Horizontal	P,G pair

1×1mm²,LSC の面積は 0.5×0.5mm² と仮定した. CPU コ アのトランジスタレベルのネットリストに関して AC 解析 およびフィッティングを行った結果から, LSI の PDN にお ける MOS の寄生容量を 30nF とした. なお, MOS の拡散 領域とウエルの間の接合容量は含んでいない. CPU コアの 容量推定に用いた等価回路を図2に,最小二乗法を用いた AC 解析へのフィッティング結果を図3に示す. CPU コア (電流源)やデカップリング容量の配置を考慮するため、LSI の電源配線のレイアウトを作成した.NanGate 15nm Open Cell Library に加え、ノースカロライナ州立大学 (NCSU) FreePDK15[21] を用いて、 面積 5×5mm², HVH 方式で作 成した. 配線の幅やピッチ等の諸元を表1に示す. 電源 配線のレイアウトパターンから抽出した RC ネットワーク に対し,任意の2点間の電源配線抵抗2.629Ω以下,総配 線容量は 1.247nF となった. なお, 電源配線の寄生インダ クタンスは未抽出である.得られた電源配線の RC ネット ワークは DSPF 形式とし、座標情報をもとに総容量 30nF を分散配置して LSI の PDN モデルとした.

2.2 ボード・パッケージの PDN モデル

ボード・パッケージの PDN モデルは, LSI から遠方の



図 3 AC 解析フィッティング結果 Fig. 3 Fitting to AC analysis.





PCB 領域,LSI 近傍の PCB 領域,および FOWLP の領域 に分割した.それぞれに対して最適化した有限要素法ベー スの電磁界解析を用い,Sパラメータとして PDN モデル を求める.特に FOWLP の領域は縦構造が複雑となり,解 析結果に誤差を生じやすい.そこで Sパラメータにおけ る因果性,受動性を確保するため,3次元電磁界解析を適 用した [22][23].解析領域を図4に,縦構造を図5に示す. ボード・パッケージ上には容量素子は MLCC(Multi-Layer Ceramic Capacitor)のSパラメータ[15]を配置し,配置を 自由に変更できるようにした.FOWLP のSパラメータは LSI の再配線層 (Re-Distribution Layer: RDL)までを含み, 3D の電磁界解析により求めた.RDL上にはLSC(Land Side Capasitor)を配置しているが,素子の容量値は集中定 数とした.

2.3 電圧レギュレータ

低電圧化が進み,電源は一般に電圧レギュレータ (VR) を介して LSI に供給される.近年では LSI 近傍に配置もし くは混載される IVR (Integrated Voltage Regulator) が注 目されている [24]. 今回, LSI への搭載が容易で,かつ高 い効率が得られるスイッチトキャパシタ型降圧コンバータ (SC-IVR) とし,図6に示すトランジスタ回路モデルとし







た. この SC-IVR は, 端子 IN に入力される電源電圧を 1/2 に降圧して端子 OUT に出力する.端子 CFLY_POS およ び CFLY_NEG はチャージポンプのフライングキャパシ タに接続する.また,後述の CPU コアのマルチ化に対応 するために,16 フェーズで接続している.そのタイミング チャートを図7に示す.

M1_GATE, M2_GATE, M3_GATE, M4_GATE に入力す るクロックの周波数およびフライングキャパシタの容量 は, 効率が最大となる値を選定した [25]. x1 インバータ に相当する形状パラメータ NFIN の値は, 文献 [26] より PFET:3,NFET:2 とした.

2.4 CPU $\exists \mathcal{P}$

[17] では、OpenRISC[16] に対して論理合成を行い、ス タンダードセル部分はトランジスタレベル, SRAM は動作 モデルとしてネットリストを作成した. ミックストモード シミュレーションを実行して電流波形を取得し、これを電 流源に置き換え, 負荷モデルとしている [17]. しかし, この ような負荷モデルでは、あらかじめ決まっている電流波形 しか表現できない.実際の回路では、電源電圧変動によっ て負荷電流応答も変化していく. さらに電源電圧変動は, クロックの遅延に影響を与え、この遅延によっても負荷電 流の応答が変化する. そこで, これらを考慮した負荷モデ ル [27] を提案し用いた. これは Verilog-A を用いたモデル で、上記の負荷応答を表現することが可能である. ここで は, NanGate 15nm Open Cell Library を用いて, 32 ビッ ト5段パイプラインマイクロプロセッサ OpenRISC[16]を 動作電圧 0.8V でクロック周波数 1.2GHz の条件で論理合 成し、[27]に基づき、負荷モデルを作成した.この負荷モ デルは図4に示したLSIのPDN モデルのCPUコア領域 に接続している. さらに負荷モデルを複数接続することで マルチコアの表現も可能である.

駆動点インピーダンスの各容量成分に対す る感度解析

デカップリングコンデンサ等の容量素子を用いて図1に おける probe ノード,すなわち CPU コア (負荷) 側から 見込んだ駆動点インピーダンスを所望の周波数帯域で低く 抑えることにより,電源電圧変動量(電源ノイズ)を小さく することができる.我々は,PDN モデル上のLSC,およ びオンチップ容量に着目し,これらの容量値および,配置 に関する駆動点インピーダンスの感度解析を行った.

CPU コアの配置を図 8 に示す. CPU コアの上部には図 5 で示す高さに 4 つの LSC を配置し,容量値はそれぞれ 200pF,1nF,10nF,100nF とした. オンチップの MOS 寄生 容量 30nF は, LSI の Die 領域に対し 2600 個に均等分割 して配置している.

感度解析は以下のように行う.まず,CPUコアに 対し,Metal-Oxide-Metal(MOM)容量やMetal-Insulator-Metal(MIM)容量,MOS容量等のオンチップデカップリ ング容量を想定した 5nF を加える.具体的には,追加す る容量素子を100個に分割し,CPUコアの領域に均等配 置する.また,LSCの効果を確認するため,LSCの容量 を除去したケースを加える.さらに,LSCに対し図8に 示す10nFの容量を15nFに増やした.これらを組み合わ せ,表2に示す計5通りの解析を行った.

回路シミュレータ Spectre[28] を用い,1kHz から10GHz までの周波数におけるインピーダンスを AC 解析によって 求めた. CPU コア のモデルを 1A の電流源に置き換え, 得られる電圧の値を駆動点インピーダンスとして読み取る.



図 8 CPU コアの領域 Fig. 8 Region of CPU core.

表 2 感度解析条件

Table 2 Sensitivity analysis conditions.

No.	CPU Cap.	LSC
1	+0nF	exist
2	+5nF	exist
3	+0nF	exist + 5nF
4	+0nF	absent
5	+5nF	absent

初めに、LSC の有無について比較した結果を図9に示 す.このグラフから、LSC は1MHz から1GHz 近くまで 有効であることがわかる.RDL 層内の寄生インダクタン スにより、1GHz 以上ではLSC の効果が低下し、代わりに オンチップ容量が有効となっている.高周波での電源電圧 変動は主に CPU コア (電流源)に近いデカップリング容量 で吸収されるが、LSC も CPU の直上に位置し、CPU まで の直流抵抗が小さく、LSC 自体および LSC から CPU ま での寄生インダクタンスが小さいため、ボード、パッケー ジ上の MLCC ではインピーダンスを低減できない 1GHz 付近まで有効となることが判明した.

次に、LSC、オンチップ容量それぞれにオンチップデカッ プリング容量相当の 5nF を追加して比較した.結果を図 10 に示す. CPU コアの容量に 5nF 付加することにより、 1GHz 以上の領域でのインピーダンスが効果的に低減され ていることがわかる、一方、10nF の LSC に 5nF 追加した場 合もインピーダンスは低減するが、1GHz 以上での低減効 果は少ない.主因は RDL 層内の寄生インダクタンス、お よび LSC の ESL(Effective/Equivalent Series Inductance) 成分と考えられる.

駆動点インピーダンスを低減することによる電源電圧の 変動の抑制の効果について図 11 と図 12 に示した.それぞ れ表 2 の条件 1 と 2 で,CPU コアを 4 つ接続したときの 過渡応答である.条件 2 では,高周波領域でのインピーダ ンス低減により電源電圧変動が抑えられている.

4. むすび

モバイル機器等の SoC として用いられる LSI において は、動的消費電力を抑えるための低電圧化に伴い、電源



図 9 LSC の有無による駆動点インピーダンスの変化 Fig. 9 Impedance change due to presence or absence of LSC.



図 10 LSC または CPU 寄生容量の増加による駆動点インピーダンスの変化

Fig. 10 Impedance change due to increase in LSC or CPU capacitance.



Fig. 11 Transient response 1.

電圧変動を緩和するデカップリングコンデンサの容量配 分,配置,実装方法,高周波特性が重要となってきている. 我々は,LSI・パッケージ・ボードに付随する容量の最適化 を目的として,15nmFinFET プロセス世代の SoC を想定し た電源網の解析モデルを構築し,CPU コアから見た駆動 点インピーダンスのオンチップ容量とLSC に対する感度



図 12 過渡応答 2 Fig. 12 Transient response 2.

解析を行った.その結果,CPUの直上に位置するLSCは CPUまでの直流抵抗が小さいため,ボード,パッケージ上 のMLCCではインピーダンスを低減できない1GHz付近 までインピーダンス低減効果を有し,オンチップ容量のノ イズ低減効果を補完することが判明した.

今後は,LSC のインピーダンス低減効果を低下させてい る再配線層上の寄生インダクタンスをモデル上で分離し, その低減方法を検討する.また,オンチップ MOS トランジ スタの電源電圧低下に合わせたターゲットインピーダンス の導出方法と,それに適合する容量素子最適化手法の検討 を行う.

参考文献

- N. Takahashi, M. Nose, S. Kaeko, Y.Takahashi, "Analysis of Complete Power-Distribution Network and Co-Design Optimization", Transactions of The Japan Institute of Electronics Packaging, Vol.2, No.1, pp. 69-74, 2009.
- [2] H. Mair et al., "3.4 A 10nm FinFET 2.8GHz tri-gear deca-core CPU complex with optimized power-delivery network for mobile SoC performance," 2017 IEEE International Solid-State Circuits Conference (ISSCC), San Francisco, CA, 2017.
- [3] L. D. Smith, R. E. Anderson, D. W. Forehand, T. J. Pelc and T. Roy, "Power distribution system design methodology and capacitor selection for modern CMOS technology," IEEE Transactions on Advanced Packaging, vol. 22, no. 3, pp. 284-291, Aug 1999.
- [4] F. Carrio, V. Gonzalez, E. Sanchis, D. Barrientos, J. M. Blasco and F. J. Egea, "A capacitor selector tool for on-board PDN designs in multigigabit applications," 2011 IEEE International Symposium on Electromagnetic Compatibility, Long Beach, CA, USA, pp. 367-372, 2011.
- [5] J. Kim et al., "Improved target impedance and IC transient current measurement for power distribution network design," 2010 IEEE International Symposium on Electromagnetic Compatibility, Fort Lauderdale, FL, pp. 445-450, 2010.
- [6] S. W. Yoon, B. Petrov and K. Liu, "Advanced wafer level technology: Enabling innovations in mobile, IoT and wearable electronics," 2015 IEEE 17th Electronics

Packaging and Technology Conference (EPTC), Singapore, pp. 1-5, 2015.

- [7] K. Chen, L. Chua, W. K. Choi, S. G. Chow and S. W. Yoon, "28nm CPI (Chip/Package Interactions) in Large Size eWLB (Embedded Wafer Level BGA) Fan-Out Wafer Level Packages," 2017 IEEE 67th Electronic Components and Technology Conference (ECTC), Orlando, FL, pp. 581-586, 2017.
- [8] H. Y. Li, A. Chen, S. Peng, G. Pan and S. Chen, "Warpage Tuning Study for Multi-chip Last Fan Out Wafer Level Package," 2017 IEEE 67th Electronic Components and Technology Conference (ECTC), Orlando, FL, pp. 1384-1391, 2017.
- [9] D. Tanaka et al., "Interposer design and measurement with various caparcitors for reducing total system PDN impedance," 2015 International Conference on Electronics Packaging and iMAPS All Asia Conference (ICEP-IAAC), Kyoto, pp. 767-770, 2015.
- [10] L. D. Smith, R. E. Anderson, D. W. Forehand, T. J. Pelc and T. Roy, "Power distribution system design methodology and capacitor selection for modern CMOS technology," IEEE Transactions on Advanced Packaging, vol. 22, no. 3, pp. 284-291, Aug 1999.
- [11] R. Fizesan and O. Pop, "A MATLAB tool to optimize the selection of the decoupling capacitors in a PDN," 2012 IEEE 18th International Symposium for Design and Technology in Electronic Packaging (SI-ITME), Alba Iulia, pp. 223-226, 2012.
- [12] G. Chen and D. Oh, "Improving the target impedance method for PCB decoupling of core power," 2014 IEEE 64th Electronic Components and Technology Conference (ECTC), Orlando, FL, pp. 566-571, 2014.
- [13] IEEE Standard Format for LSI-Package-Board Interoperable Design, IEEE 2401-2015, Dec. 2015.
- [14] H. P. Le, S. R. Sanders and E. Alon, "Design Techniques for Fully Integrated Switched-Capacitor DC-DC Converters," IEEE Journal of Solid-State Circuits, vol. 46, no. 9, pp. 2120-2131, Sept. 2011.
- [15] Murata Manufacturing Co., Ltd., "SimSurfing(WEB)," http://ds.murata.co.jp/software/simsurfing/index.html
- [16] Open RISC, "OR1200," https://openrisc.io/
- [17] T. Kanamoto, K. Kasai, M. Imai, A. Kurokawa, N. Hashimoto, S. Chen, H. Kando, "LSI-Package-Board Power Delivery Network Modeling for Capacitor Placement Optimization at 15nm Node," 2017 IPSJ DA Symposium, pp.111-114, Aug., 2017.
- [18] Si2, "NanGateFreePDK45 Generic Open Cell Library," https://projects.si2.org/other projects index.php
- [19] Arizona State University, "Predictive Technology Model (PTM)," http://ptm.asu.edu
- [20] University of California, Berkeley, "BSIM-CMG (Berkeley Short-channel IGFET Model ? Common Multi-Gate) 110.0.0 (2016)",
 - http://bsim.berkeley.edu/models/bsimcmg
- [21] NCSU, "The FreePDK15 process design kit." https://www.eda.ncsu.edu/wiki/FreePDK15:Contents
- [22] P. Triverio, S. Grivet-Talocia, M. S. Nakhla, F. G. Canavero and R. Achar, "Stability, Causality, and Passivity in Electrical Interconnect Models," IEEE Transactions on Advanced Packaging, vol. 30, no. 4, pp. 795-808, Nov. 2007.
- [23] HFSS High Frequency Electromagnetic Field Simulation manual – ANSYS inc., 2014.
- [24] H. Li et al., "Energy-Efficient Power Delivery System Paradigms for Many-Core Processors," IEEE Transac-

tions on Computer-Aided Design of Integrated Circuits and Systems, vol. 36, no. 3, pp. 449-462, March 2017.

- [25] T.V. Breussegem and M. Steyaert. "CMOS integrated capacitive DC-DC converters," Springer Science & Business Media, 2012.
- [26] T. Kanamoto, T. Akamine, H. Ammo, T. Hasegawa, K. Shimizu, Y. Kumano, M. Kawano, and A. Kurokawa, "Structure optimization for timing in nano scale Fin-FET," IEICE Electronics Express, Vol. 12, No. 9, pp. 20150297, May 2015.
- [27] J. Chen, T. Kanamoto, H. Kando and M. Hashimoto, "An on-chip load model for off-chip PDN analysis considering interdependency between supply voltage, current profile and clock latency," 2018 IEEE 22nd Workshop on Signal and Power Integrity (SPI), Brest, France, pp. 1-4, 2018.
- [28] Spectre Circuit Simulator manual Cadence Design Systems, inc., 2016.