

## FPGA ベース並列マシン RASH の改良検討

1 Z B - 0 1

## ～RASH2 のハードウェア構成～

浅見廣愛<sup>†</sup>, 飯田全広<sup>‡</sup>, 佐藤裕幸<sup>†</sup>, 中島克人<sup>†</sup>, 森伯郎<sup>†</sup><sup>†</sup>三菱電機 (株), <sup>‡</sup>三菱電機エンジニアリング (株)

## 1 はじめに

近年、FPGA(Field Programmable Gate Array) は、最新デバイステクノロジーの適用により高速化・大規模化の進展が著しく、その利便性・柔軟性と処理性能の高さから、特に信号処理や画像処理等の分野で幅広く利用されている。我々は FPGA の特性に注目し、複数の FPGA を使用した可変構造型計算機として、FPGA ベース並列マシン RASH (Reconfigurable Architecture based on Scalable Hardware) を開発し [1]、DES(Data Encryption Standard) を始めとする秘密鍵暗号の鍵探索処理が高速に行えることを実証した [2]。また、合成開口レーダ(SAR, Synthetic Aperture Radar)の画像再生処理への適用検討等を行った [3]。

デバイステクノロジーの進歩により FPGA は更に大規模・高速化しており、従来より大きなデータを高速に処理可能になった。これらの新たなデバイスを用いることで、RASH の大幅な性能向上が期待できる。そこで、RASH での適用事例を踏まえて、必要とされる機能を追加するためにハードウェアの構成等に改良を行い、新たなデバイスを適用して RASH の検討を行ったので報告する。

## 2 RASH の構成

RASH は CompactPCI(Peripheral Component Interconnect)基板を使用した演算ボードを基本構成要素としている。演算ボードには、1石 10万ゲート規模相当の SRAM タイプの FPGA である、ALTERA 社の FLEX10K100A-1(240ピン QFP)が 8個搭載されている (図 1 参照)。

各 FPGA 間は 32bit の信号線でメッシュ/リング状に接続されている。これにより、2石以上の FPGA を使用して 1つの機能を実現するような場合や、機能ブロック間の処理データをパイプライン的に流すような構成も可能となる。このような用途を考慮して各 FPGA には共通のグローバルクロックが供給される。また、各 FPGA での独立した処理を可能に




図 1 RASH のボード構成

するために各々の FPGA には個別にローカルクロックが供給される。グローバルクロックおよびローカルクロックは約 4.9MHz から 60MHz の 16 種類から選択できる。

また、各 FPGA はコントローラとバス接続(32bit)されており、コントローラには演算ボードに搭載された PCI バスインタフェース回路と 2MB の SRAM のローカルメモリが接続されている。FPGA の回路情報はローカルメモリを経由してロードされる。ローカルメモリ上に複数種類の回路情報を常駐させることができ、1つの FPGA 当たり 190ms 程度で再構成が可能である。

また、演算ボードの各 FPGA からは直接 40bit ずつの信号線が拡張ボードコネクタに接続されており、ドータカードを増設することで様々な機能拡張が可能である。

## 3 RASH2 のハードウェア構成

RASH2 の演算ボードの構成を図 2 に示す。また、現行 RASH と RASH2 の主な相違点を表 1 に示す。

RASH2 の演算ボードではフルサイズの PCI 基板をカットしたもの (260mm×106.8mm) を使用し、Xilinx 社の FPGA である Virtex2000E-6 を 4 個搭載した構成とした。RASH2 では市販の PC 等にも搭載できるよう PCI 基板を採用し、PCI インタフェースを制御用 FPGA 内部に構成して 32bitPCI と 64bitPCI の両方に対応できるようにした。Virtex2000E 等の大容量 FPGA を 1 枚の基板に多数搭載した場合、消費電力が膨大になる。このため、RASH2 では FPGA を 4 個とした。

## A Study on the Improvement of FPGA-based Parallel Machine "RASH" - Hardware of RASH2 -

Hiroai Asami, Masahiro Iida, Hiroyuki Sato, Katsuto Nakajima, Hakuro Mori  
Mitsubishi Electric Corporation & Mitsubishi Electric Engineering Co., LTD.

5-1-1 Ofuna, Kamakura, Kanagawa 247-8501, Japan




図2 RASH2の演算ボード構成

RASH2でも、ボード上での構成はRASHと同様に、FPGAとコントローラがバス接続され、各FPGA間がメッシュ（リング）状に接続された構成になっている。各FPGAとコントローラとのバス接続は64bitに、各FPGA間を接続する信号線は72bitに増やした。また、RASHと同様に、共通のグローバルクロックと、FPGA個別のローカルクロックが供給される。また、各FPGAには直接64MByteのSDRAMが接続された構成にした。このようにRASH2では、内部バスやFPGA間結線を強化してボード上のデータ転送性能を向上させた。また、メモリを強化することで、画像処理等の大容量のデータにも対応できるようにした。

#### 4 演算性能の比較

RASHとRASH2の性能を比較するため、DES暗号回路を搭載した場合の解析性能の比較を行った。これを表2に示す。

RASH2に関しては、EDAツールを用いて、Virtex2000E用の暗号回路を合成し、推定された動作周波数から、暗号解析性能を見積もった。FLEX10K100A用の回路はMax+plusIIを使用し、Virtex2000E用には、論理合成にはSynplifyを使用し配置配線にはFoundation3.3を使用した。

論理合成の結果、Virtex2000E上にはDES回路としてF関数16段の回路が8個搭載できた。この結果、ボード当りの性能を比較した場合、RASH2では、RASHの約7倍の性能が得られた。DES暗号回路では、FPGA内部のRAMは使用せず、FF(flip-flop)とLUT(look up table)のみを使用する。FFのボード当りの総数比は4倍程度であるが、FPGAが大規模になったことにより、FPGA内部の制御回路の占める割合が小さくなったため、このような高い性能が得られた。

また、FFTなどのような内部RAMやFPGAに直接接続したSDRAMを必要とする回路を使用した場合には、さらに高い性能が得られると予想される。一例として文献[3]に示したSAR画像再生処理の検

表1 RASHとRASH2の構成比較

	RASH	RASH2
使用FPGA	FLEX10K100A-1×8	Virtex2000E-6×4
FF数/FPGA	4932個	38400個
FF数/ボード	39K個	150K個
RAMbit数/FPGA	24,576個	1240K個
RAMbit数/ボード	192K個	4960K個
ボード形状	CompactPCI(6U)	PCI(Card Edge)
PCI Interface	PCI9080(32bitPCI)	制御用FPGA内部に構成(32/64bitPCI)
メモリ	SRAM 2MB	SDRAM64MB
内部バス	32bit非同期バス	64bit同期バス
内部結線	リング、メッシュ各32bit	リング、メッシュ各72bit
拡張Interface	各FPGAから40bit	—

表2 RASHとRASH2の暗号解析性能比較

	RASH	RASH2
<b>DES暗号解析性能</b>		
回路構成	F関数12段×1	F関数16段×8
動作周波数	39.5MHz	47.62MHz
使用率	90%	92%
性能/FPGA	29.6M鍵/秒	408.8M鍵/秒
性能/ボード	236.8M鍵/秒	1.6G鍵/秒

#### SAR画像再生処理性能

	RASH	RASH2
使用ボード数	6枚	1枚
処理時間	8秒	1.3秒

討結果を表2に示す。RASH2と文献[3]に示した基板では、FPGAが異なる以外はほぼ同じ構成であり、RASH2でも同等の性能が得られると考えられる。

#### 5 まとめ

以上、新デバイスを用いたRASHの改良検討について報告した。今回の検討結果を踏まえ、今後、詳細検討等を行う予定である。

#### 参考文献

- [1] 中島, 他: "FPGAベース並列マシンRASHの概要", 第58回情報処理学会全国大会, 1H-08, 1999-3.
- [2] 浅見, 他: "FPGAベース並列マシンRASHでのDES暗号解析処理の改良", 情報処理学会論文誌: ハイパフォーマンスコンピューティングシステム, Vol.41, No. SIG 5(HPS 1), pp.50-57, 2000-8.
- [3] 浅見, 他: "FPGAベース並列マシンRASHでのSAR画像再生処理の適用", 情報処理学会研究報告 2001-ARC-144(SWoPP2001), pp.19-24, 2001-8.