

CPU 設計言語 C'によるスタックマシン記述

3W-05

柳澤秀明 上原稔 森秀樹

東洋大学工学部

1. はじめに

CPUを開発するためには、HW (Hardware) を設計するだけでなく SW (Software) を開発するための SW 開発環境を用意する必要があり、開発のための負担が大きくなっている。システム LSI などの開発では、開発時間を短縮するために既存の CPU を利用しているが、現在の FPGA/PLD などの集積度の向上などから、目的に合った CPU の開発ができれば、より効果的な利用が可能であると考え CPU の開発を目的とした設計言語 C' (C-Like Design Automation Shell) の開発を行っている。本論文では、C'でのスタックマシンの記述について述べる。

2. C' (C-Like Design Automation Shell)

C' (C-Like Design Automation Shell) [1][2]では、命令セットアーキテクチャ (ISA) レベルで CPU コア の設計を行う。C'では、図 1 のように一つの定義ファイルから HW 部である HDL (Verilog-HDL) 記述と SW 部であるアセンブラ、シミュレータ、逆アセンブラを自動生成する。

C'では、ひとつの定義ファイルから HW と SW 開発環境の自動生成が可能であるため SW 開発をすぐに開始することができる。また、HW と SW をひとつの定義で行っているのために仕様変更などに対応しやすくなっている。




図 1 C'の概要

2.1. C'でのCPU設計

C'でのCPU設計は、CPUの命令セットのニーモ

ニックとビット列とその動作を記述して定義する。また、必要に応じてレジスタとメモリの宣言を行う。記述例を図2に示す。

```

module stack_cpu
  reg pc 10;           #レジスタ宣言
  ram mem 24 1024;    #メモリ宣言

  instruct load {ビット列の定義{
                    動作定義
                }
  }
  asm load {<label>, <opcode>, <label.address>}{
    d=address($5);   #dが数値であることを示す
  }
endmodule
  
```

図 2 C'でのCPU記述

2.2. 動作確認

C'での動作確認は、アセンブリ言語でのプログラムの作成を行い、C'から生成されたアセンブラと SW シミュレータ (C 言語で生成される) でシミュレーションを行い動作確認した後、HW シミュレーション (Verilog-HDL 記述) で実際の HW の動作確認を行う。

3. スタックマシン記述

スタック機構では、ランダムアクセスが不可能であるために効率のよいコード生成が困難であることや、スタックがボトルネックとなり、効率のよいハードウェアの実現が困難であること、また、データを読み込むとき、そのデータはスタックから取り除かれるため、複製を行わなくてはならないなどの問題点がある。しかし、スタックのトップを暗黙のオペランドとしているために、コード中のオペランド数を減らすことができるので、コードサイズを小さくすることができる。スタックマシンの短形式コード命令によりネットワークからダウンロードしてプログラムを実行するようない形態に適していること

からJavaChipの実装などで利用される。

スタックマシンの load と add 命令の C 記述を図 3 に示す。この記述では、命令長 24 ビットの固定長であり、load 命令のビット列は、オペコード 8 ビット (11010110) と d で 16 ビット長のデータを表している。

```

instruction load {11010110 dddddddd dddddddd}
{
    FD:§
    EX1:{stack[sp+1]=d;sp=sp+1;
        goto FD;}
}
instruction add {00010011 00000000 00000000} {
    FD:§
    E1:{tmp1=stack[sp];sp=sp-1;
        goto EX2;}
    E2:{tmp2=stack[sp];sp=sp-1;
        goto EX3;}
    E3:{stack[sp+1]=tmp1+tmp2;
        sp=sp+1;goto FTDC;}
}

```

図 3 スタックマシンの記述例

3.1. パイプライン化

C²でのパイプライン化は、FSM 命令でステージの宣言 (FD, E1,E2,E3) とステージごとの動作を記述する。各ステージは 1 クロックで動作を完了する。図 3 の記述では、FD は命令フェッチとデコードを行うステージであり全ての命令に共通となる動作である。各ステージでの基本動作は FSM 命令で記述し、命令ごとに記述する必要はない。E1,E2,E3 は実行ステージであり命令ごとに異なるため各命令の記述の中に個別に動作を記述する。FSM の記述例を図 4 に示す。

```

FSM {
    FD : {fetch(ir,pc,mem);decode(ir);
        if(add || .....) fd_en=0;}
    E1 : §
    E2 : {fd_en=1;}
    E3 : §
}

```

図 4 FSM 記述

load 命令は、FD ステージでフェッチとデコードを行い、E1 ステージでスタックにデータを保存し、スタックポインタをインクリメントする。add 命令では、E1 と E2 ステージでスタックから値を取り出し、E3 ステージで演算を行い、結果をスタックにもどす。

3.2. パイプラインハザード

パイプライン化を行うためには、パイプラインハザードの回避を考えなければならない。C²では、FSM 命令を使いハザードの回避を記述する必要がある。例に上げ 2 つの命令では、先に実行中の命令がスタックに書き込みも込む命令 (add) であり、スタック書き込みが終了するまで後続命令を停止させる記述を行わなければならない。図 5 の様に動作させるためには、図 4 の様に記述する必要がある。




図 5 命令実行の流れ

4. まとめ

本論文では、C²によるスタックマシン記述について述べた。C²では、シミュレータ、アセンブラが自動生成されるので動作確認が簡単に行える。今後の課題としてパイプラインハザードの自動検出やスタックマシンの高速化がある。

参考文献

- [1] 柳澤秀明, 森秀樹, 上原稔, “Design Automation Shell”, 機能集積情報システム研究会発表論文集 II, FIIS-99-57, pp.211-217, (1999.6)
- [2] 上原稔, 柳澤秀明, 森秀樹, “ハードウェア設計ツール SpecC の自動生成”, 機能集積情報システム研究会発表論文集 III, FIIS-01-90, pp.273-279, (2001.6)
- [3] デイビッド・パターソン, ジョン・ヘネシー著, 富田眞治, 村上和彰, 新實治男 訳, “コンピュータ・アーキテクチャ”, 日系 BP 社, (1992)