

高速 LISP マシンとリスト処理プロセッサ EVAL II†

——インタプリタによるマシンの評価——

齋藤年史^{††} 土井俊雄^{††} 西川 岳^{††}
前川博俊^{††} 安井 裕^{††}

本論文は、試作した LISP マシンのインタプリタの構成と、処理速度、動特性等によるマシンの評価について論じている。本マシンは、リスト処理専用プロセッサ EVAL II、I/O プロセッサ、メインメモリからなり、とくに EVAL II は高速処理に重点をおいて設計、製作されている。本学会記号処理研究会で用いられているベンチマークテストの結果、本マシンは超大型計算機上の LISP インタプリタに匹敵する高速性能 (TPU-6 の shallow binding 版で 2,760 msec) を達成している。分岐演算と他の演算の並列処理、CARCDR 演算機能、ハードウェアスタックへのアクセスのパイプライン化などを備えた EVAL II のアーキテクチャに対して、動特性の測定から、LISP マシンへの適合性を確認した。メインメモリのアクセス完了待ちによる、EVAL II の処理効率低下の割合を調べるため、EVAL II とメインメモリの稼働率を算出した。また、EVAL II とメインメモリのサイクルタイム比と、マシンの処理速度および両者の稼働率との関係について検討した。これらの結果をもとに、EVAL II を複数台接続したリスト並列処理システムについて稼働率を推定した。その結果、EVAL II の稼働率は、単体の場合に比べて大きく変化しない (4 台接続した場合で約 10% 減少) ことがわかった。

1. はじめに

われわれは高速処理に重点をおいて LISP マシンを設計し試作した。このマシンは、リスト処理専用プロセッサ EVAL II、I/O プロセッサ、そして、メインメモリから構成され、とくに EVAL II はリスト処理向きアーキテクチャを具備するように設計されている。本マシンの構成は、EVAL II を複数台使用したリスト並列処理マシン—EVLIS マシン—において、EVAL II が 1 台の場合に相当する。マシンのハードウェア構成ならびに EVAL II のアーキテクチャの詳細については文献 1) を参照されたい。

EVLIS マシンにおいては、当初、インタプリタシステムを考えており、本論文ではインタプリタシステムに話を限定する。以下、このマシン上にインプリメントしたインタプリタの構成、ベンチマークプログラムによるマシンの処理速度、動特性の測定によるマシンの評価、ならびに、プロセッサ EVAL II とメインメモリの稼働率について論じる。

2. インタプリタの構成

本マシンの処理言語の仕様は LISP 1.5²⁾ に準拠しており、そのインタプリタはマイクロプログラムの形で EVAL II の WCS に格納される。

2.1 リストセルとアトム構造

リストセルとアトムはそれぞれ図 1、図 2 に示す構造でメインメモリ上に割り付ける。car, cdr 各部の tag の値やアトムの関数属性を表す id の値で、処理先への多方向分岐を行い、処理の高速化を図った。関数が subr あるいは fsubr 属性をもつ場合、図 2 の body は SM 内のディスパッチテーブルの先頭からの変位を示し、WCS 内にある関数の処理開始番地がこのテーブルに格納してある。


2.2 引数と変数の束縛

subr 属性をもつ関数への実引数や関数値の受け渡しは、次の理由から、汎用レジスタを用いて行う。

- (1) 受け渡しの頻度が高く、アクセスの速さが全体の処理速度に大きく影響するため、高速の媒体であること。
- (2) 実引数は、算術演算やポインタとしての演算など各種演算の対象となる可能性があり、これらの演算命令の三つのオペランドのすべてに直接に指定が可能であること。
- (3) 実引数の個数は実用上ある値以下に限定でき

† Fast LISP Machine and List-Evaluation Processor EVAL II—Machine Evaluation on Interpreter by TOSHIFUMI SAITO, TOSHIO DOI, TAKESHI NISHIKAWA, HIROTOSHI MAEGAWA and HIROSHI YASUI (Department of Applied Physics, Faculty of Engineering, Osaka University).

†† 大阪大学工学部応用物理学科




tag meaning of pointer

0 ... 16 bit integer
 1 ... pointer to a symbolic atom header
 2 ... pointer to 39 bit integer
 4 ... pointer to a list cell

図1 リストセルの構造

Fig. 1 List cell structure.



id meaning of body

1,4 ... pointer to def. of expr typed fn
 3,6 ... pointer to def. of fexpr typed fn
 8 ... inform. about entry point of subr typed fn
 A ... inform. about entry point of fsubr typed fn
 0 ... — (atom without fn property)

図2 アトムフレームの構造

Fig. 2 Atom frame structure.

(本マシンでは4個以下とした), 一定個のレジスタのみを用いればよいこと。

変数束縛法の違いによる性能や動特性の差異をみるため, shallow binding と deep binding の二つの方式をとるインタプリタを製作した。インプリメンテーションでのそれぞれの変数束縛の内容を次に示す。

(A) shallow binding 版

・変数はアトムフレーム内の apval 部 (図2) で束縛する。・同一変数名に対する旧値の保存には SM のスタックを用いる。・関数 function の実行時には, その時点で束縛を受けているすべての変数に対し a-list 形式で環境を保存する。

(B) deep binding 版

・変数は a-list 形式で束縛する。・expr 属性をもつ関数への実引数は, 関数 evalis により一度リスト構造にした後, 関数 pair で仮引数と対応づけを行うことにより束縛する²⁾。

2.3 インプリメンテーション

本マシンに組み込んだ, subr, fsubr 属性をもつ関数は72個あり, これらのプログラムやその他のルー

表1 インタプリタのプログラムステップ数

Table 1 Program steps of interpreter.

Routine	Binding	(unit: step)	
		Shallow	Deep
Initialize		272	272
Kernel*		143	202
Various fns		650	644
Garbage col.		116	116
Others		105	105
Total		1,286	1,339

*...include apply, eval, evalis, and cond.

チンが WCS に占める命令のステップ数は表1のとおりである。EVAL II がメインメモリ上のデータを読み出す際には 350 nsec のアクセス時間を要することから, マイクロプログラムのコーディング上, データの読出しアクセスを起動する命令を早く実行するように考慮した。このため, 読出しの要求を起動したにもかかわらず, 条件分岐により, 読み出した内容を利用しない場合も起こりうるが, 処理全体を通しては実行時間が短縮するものと思われる。マイクロアセンブラによるコーディングの一例として, deep binding 版での関数 apply のプログラムの一部を図3に示す。

3. マシンの評価

処理系の性能測定にしばしば用いられた, 本学会記号処理研究会における第2回 LISP コンテスト³⁾の問題に対し, 処理時間, 動特性等の測定を行った。

3.1 処理速度

インタプリタの二つの版についての処理時間の測定結果の一部を, いくつかの他の処理系の結果とともに, 表2に示す。これらの比較的小規模の問題に対する結果からではあるが, 本マシンの処理速度は, 超大型計算機上にインプリメントされた LISP システム^{5), 6)}に匹敵し, 小型の LISP マシンとしてわれわれが目標とした高速性が達成されたものと考えられる。

3.2 各種演算出現頻度の動特性

コンテストの問題のうち, TARAI-3 と TPU-6 についての, 動特性の測定結果を表3に示す。ここでは動特性として, 命令フェッチ回数 (フェッチのみで非実行の命令をも含む) と命令実行回数, および, 命令フェッチ回数に対する各種命令のフェッチ回数や実行回数の割合を求めた。他の問題についても, 各種命令の出現割合は表3 (b)~(f)と同様の傾向を示すことを確認している。表3の各結果から次のことが考察される。

表 2 ベンチマーク問題の処理時間

Table 2 Execution times for benchmark programs—Interpreter version.

System (machine)		Experimental LISP machine		FAST-LISP ¹⁾ KOBE UNIV.	UTILISP ²⁾ (M200-H)	OLISP ³⁾ (ACOS-1000)
Var. binding		Shallow	Deep	Shallow	Shallow	Deep
Problem	TARAI -3	24	40	55	21	34
	-4	461	755	1,013	420	638
	-5	12,559	20,556	27,538	11,210	17,344
TPU	-1	346	490	904	234	433
	-2	1,372	2,262	3,426	1,079	1,879
	-3	542	866	1,365	419	724
	-4	716	1,095	1,815	558	945
	-5	97	171	238	82	135
	-6	2,760	4,385	6,728	2,225	3,681
	-7	533	952	1,311	440	753
	-8	494	902	1,187	411	705
	-9	339	614	819	285	482

(unit: msec)

(1) 表3(c)より分岐演算を含む命令は35~42%の高率となっている。しかも表3(b)で分岐演算のみの命令は7~14%と低く、分岐演算の67~79%が他の演算と同時に実行されている。このことは分岐演算と他の演算の並列処理の有効性を示している。

(2) 分岐演算の結果、実際に分岐した場合、すでにフェッチ済みの命令(分岐演算命令の次の番地の命令)の実行を無効にしないためには、分岐演算命令の次に移動しても結果の変わらない命令を、この位置に移すことができればよい。測定結果によれば、分岐の起こる頻度が20~25%(表3(c))であるのに対し、フェッチのみの命令の頻度は9~15%(表3(b))であり、分岐した場合でもその約半数はフェッチした命令を有効に実行して

表 3 問題 TARAI-3, TPU-6 での命令別出現頻度とメモリアクセス頻度

Table 3 Frequency of each instruction and memory access on some benchmark programs.

(a) Number of Fetched and Executed Instructions

Var. binding Problem	shallow binding		deep binding	
	TARAI-3	TPU-6	TARAI-3	TPU-6
Executed Instruction	124 159	13 076 556	174 448	17 816 250
Fetched Instruction	140 815	15 356 733	191 106	19 537 586

(unit:step)

(b) Frequency of ALU Operations

Instruction	Var. binding Problem	shallow		deep	
		TARAI-3	TPU-6	TARAI-3	TPU-6
Data Transfer		48.3	46.7	39.9	40.5
Aritimetic		8.2	5.4	7.8	4.6
Logical		24.5	24.0	35.3	32.3
Equivalence		7.6	7.3	18.7	18.4
NOP(only Branch)		7.2	9.1	8.3	13.8
Executed Instr.		89.2	85.2	91.3	91.2
Non Executed Instr.		11.8	14.8	8.7	8.8
Fetched Instruction		100.0	100.0	100.0	100.0

(unit:%)

(c) Frequency of Branch Operations

Instruction	Var. binding Problem	shallow		deep	
		TARAI-3	TPU-6	TARAI-3	TPU-6
Uncond. Branch		11.3	13.1	11.9	14.5
Cond. Branch		23.8	24.1	28.1	27.2
Branch Instr. Fetched		35.1	37.2	40.0	41.7
Jump		12.7	11.0	11.3	10.0
Call		4.1	4.9	3.3	3.9
Return		4.1	4.9	3.3	3.9
Dispatch		3.1	4.2	2.3	3.3
Instr. taken Branch		24.0	25.0	20.2	22.1
Fetched Instruction		100.0	100.0	100.0	100.0

(unit:%)

(d) Frequency of Access to a Scratchpad Memory

Instruction	Var. binding Problem	shallow		deep	
		TARAI-3	TPU-6	TARAI-3	TPU-6
Read Access		20.7	19.2	14.2	20.7
Stack Pop		15.7	12.6	11.2	9.6
Write Access		16.1	14.6	12.9	11.8
Stack Push		12.3	12.7	11.2	10.1
Access Instr. to SM		36.8	33.8	27.1	32.5
Fetched Instruction		100.0	100.0	100.0	100.0

(unit:%)

(e) Frequency of Access to a Main Memory

Instruction	Var. binding Problem	shallow		deep	
		TARAI-3	TPU-6	TARAI-3	TPU-6
Read Access		15.9	17.9	24.3	26.0
by CARCDR-op.		5.4	6.4	14.5	14.7
Write Access		2.9	2.3	3.5	2.0
Access Instr. to MM		18.8	20.2	27.8	28.0
Fetched Instruction		100.0	100.0	100.0	100.0

(unit:%)

(f) Frequency of Instructions using the K-field

Instruction	Var. binding Problem	shallow		deep	
		TARAI-3	TPU-6	TARAI-3	TPU-6
as Const. Input Data		10.5	6.8	11.2	8.3
as Address of SM		0.0	2.5	1.4	2.7
as Inform. of branch		35.1	37.2	40.0	41.7
Instr. using K-field		45.6	46.5	52.6	52.7
Fetched Instruction		100.0	100.0	100.0	100.0

(unit:%)

いる。

(3) 表3(d)よりSMのアクセス頻度が27~37% (その約3/4はスタックへのアクセス)の高率であり、SMへのアクセスの高速化とパイプライン化が全体の処理時間の短縮に効果を上げている。

(4) 表3(e)には、変数束縛法の違いによるメインメモリのアクセス頻度の差が現れている。また、読出しアクセスのうちCARCDR演算機能によるものがshallow, deepの両束縛法でそれぞれ1/3, 1/2以上あり、この機能が活用されたことを示している。

CARCDR演算機能は、リストデータへの効率よいアクセスを目的にハードウェアで備えた機能であり、メインメモリから読み出したリストセルの内容を直接アドレスとして、即時にメインメモリの読出しを行うことができる。メインメモリから読み出されたリストセルのcar部, cdr部は、レジスタRCAR, RCDRに格納されるが、命令のデスティネーションフィールドあるいはCARCDR演算フィールドの指定により、レジスタPCAR, PCDRにも格納できる。このPCAR, PCDRはアドレス兼データレジスタとして働き、命令のCARCDR演算フィールドでそのどちらか一方のレジスタが指定されると、内容をリストセルへのアドレスポインタとして、ただちにメインメモリへのアクセスが起動される。したがって、メインメモリとこれらのレジスタの間でのデータ処理のみでリストをたぐる操作が行え、アドレスとなるデータがプロセッサEVAL IIの内部バスを経由しないため、ALUを用いる演算等と並行してCARCDR演算が実行可能となる。

CARCDR演算機能が高速化に与えた影響を調べるため、この機能を使用しない場合のdeep binding版の処理時間を測り、約6%の時間の増加をみた(表4)。このことから、CARCDR演算機能の効果が確かめられた。

(5) Kフィールドの使用頻度は約50%で、その76~80%は分岐先に関する情報、残りが定数入力デー

タ等に用いられている(表3(f))。アトム**T**とNILは、Kフィールドを使用せず、BSBにつながる専用レジスタに割り付けたことにより、これらのアトムを使用する演算と、分岐等でKフィールドを使用する演算とが1マイクロ命令で処理可能となる。Kフィールドの定数入力データとしての使用率は**T**とNILを除けば9~13%と低い。定数に対する演算と分岐演算を並列的に実行したい場合には、分岐演算命令の次に定数に対する演算命令を配することにより、Kフィールドの重複使用を避け、かつ、フェッチのみの命令をなくすことが可能である。

3.3 EVAL II とメインメモリの稼働率

本マシンのインタプリタ方式では、リスト構造のプログラムとデータがともにメインメモリ(MM)に格納され、MMのアクセス頻度は20~30%(表3(e))に達する。MMのリードおよびライトアクセスタイムはおおの450nsec, 300nsec(クロックサイクルは50nsec)でありマイクロ命令の基本サイクルタイム100nsecよりも長い。したがって、MMに読出し要求を出した後、結果が得られる間に、EVAL IIの続行できる処理がなくなる場合が生じる。この場合には、MMのアクセス完了待ちによるEVAL IIの遊び時間が増大し、EVAL IIの処理効率が低下する。

そこで最初に、EVAL IIの遊び時間やMMのアクセス時間の割合を調べるため、コンテストの5問題についてEVAL IIとMMの稼働率を動特性の測定値より算出した。EVAL IIの稼働率とは、EVAL IIが処理中の時間(MMのアクセス完了待ちではない時間)の、全処理時間に対する割合であり、MMの稼働率とは、MMのアクセス動作中の時間(バスコントローラに対するアクセス要求から、そのアクセスの完了までの時間)の、全処理時間に対する割合である。

その結果(図4)から、EVAL IIとMMの稼働率はそれぞれ55~74%, 47~59%であり、MMのアクセス完了待ちによりEVAL IIの稼働率が26~45%低下したといえる。このことは、MMのアクセスを高速化することにより全処理時間を最大26~45%短縮できる可能性があることを示している。また、MMの稼働率からも同様のことが推察できる。

次に、EVAL IIとMMの速度(サイクルタイム)の変化がマシン全体の処理速度や両者の稼働率に与える影響を調べた。ここでは、問題TARAI-3とTPU-6について、EVAL IIとMMのクロックサイクルを

表4 CARCDR演算機能の効果

Table 4 Effect of the CARCDR-operation facility.

Problem	CARCDR-operation		Ratio
	Use (ms)	Not use (ms)	
TARAI -5	20,556	21,439	1.04
TPU -5	171	183	1.07
-6	4,385	4,620	1.05
-7	952	1,018	1.07
SORT -100	520	537	1.03




図 4 EVAL II とメインメモリの稼働率

Fig. 4 Operation ratio between the EVAL II and a main memory.




図 5 EVAL II とメインメモリのサイクルタイム比と稼働率の関係

Fig. 5 Relationships of cycletimes to operation ratio between the EVAL II and a main memory.

別々に2倍に変化させ、これらの問題の処理時間を測定し、稼働率を算出した。その結果を図5に示す。ここで、MMのクロックサイクルを100nsecとしたときのリードおよびライトアクセスタイムはおおの825, 525nsecである。図5の(b)は本マシンの現在のサイクルタイム比の場合であり、(a)と(c)は、それぞれ、EVAL IIあるいはMMのサイクルタイムを2倍にした場合である。逆にみれば、図の(a)はMMについて、図の(c)はEVAL IIについて、そのサイクルタイムを1/2に高速化した場合の稼働率とみることもできる。ただし、この場合は処理時間を図の値の1/2に換算する必要がある。

この結果から、MMとEVAL IIの速度をそれぞれ単独に2倍にした場合、全処理時間は約20%ある

いは約25%短縮することがわかる。また、この場合の稼働率はそれぞれ約15~20%変化し、EVAL IIとMMの稼働率に極端な差が出る。したがって、本マシンの現在の両者のサイクルタイム比は、両者の速度の変化がマシンの処理速度に敏感に影響を与える比になっており、マシンのより以上の高速化には、EVAL IIとMMのどちらの速度を上げることも有効であると考えられる。

最後に、上記の結果をもとに、EVLISマシンに対するEVAL IIとMMの稼働率を推定する。ここでは、リスト処理であるということを考慮して、次の仮定をおいた。

- (1) EVLISマシンの各EVAL IIの稼働率とMMのアクセスの割合は、メモリ競合がなけれ

ば EVAL II が1台のシステムの場合に等しい。

(2) MM は8バンクからなり、各バンクへのアクセス頻度は一様で、バンクが異なれば同時にアクセスが可能である。

この仮定のもとに、EVAL II が1台のときの MM と EVAL II の稼働率がともに 55% の場合 (図5での deep binding 版の (b) の場合にほぼ等しい) をとりあげて、EVAL II を4台接続した EVLIS マシン (シミュレーション実験の結果⁷⁾、処理時間短縮に有効と思われる EVAL II の台数は3~4台である) について稼働率を計算した。

その結果、メモリ競合により稼働率は、EVAL II が45%、MM が63%となったが、その変化は10%以内であり、単体の EVAL II での稼働率に関する上述の考察は、EVLIS マシンに対しても適用できるものと考えられる。

3.4 今後の開発に対する考察

LISP マシンとして、高速化をさらに進めるため、アーキテクチャの設計上、考慮すべき点を述べる。

(1) CARCDR 演算機能について：現在1系統の演算機能を持ち、この効果についてはすでに述べた。しかし、関数 equal, pair のように2本のリストを並列に操作する場合にはその効果が発揮されない。したがって2系統以上の CARCDR 演算機能を考慮する必要がある。

(2) ハードウェアスタックについて：スタック演算の頻度は全命令の20~28%に達しており、この大部分は再帰的関数の実行に伴うものである。通常、関数呼び出し時には、スタックに中間結果を退避の後、戻り番地を保存し関数に分岐する。

スタックが1系統の EVAL II の場合、スタックへのアクセスがこの順序で行われるように命令を並べる必要があり、したがって、中間結果の退避と関数への分岐を並列に行えず、また、分岐命令の次に中間結果を退避する命令をおく (分岐の際の次命令フェッチを有効に利用する) こともできない。この点は、並列に同時にアクセス可能なスタックを2系統 (コントロー

ル用と値用) もつことにより解決される。

4. おわりに

試作した LISP マシンは、上述のごとく、所期の目標であった高速処理性能を示した。この理由として、EVAL II のすべてを論理 IC の組合せで構成することにより、既製のプロセッサのアーキテクチャに拘束されることなく、LISP マシンに適合したアーキテクチャを構築できたことや、基本命令サイクルタイム 100 nsec を達成したことがあげられる。

また、LISP 特有の動特性やプロセッサとメインメモリの稼働率など、単体の EVAL II による LISP マシンのふるまいについて知見を得た。これらの結果の上にたち、現在、複数台の EVAL II を実装した EVLIS マシンを調整中であり、並列処理システムの結果については稿を改めて述べるつもりである。

本研究の一部は文部省科学研究費による。

参 考 文 献

- 1) 前川, 土井, 西川, 斎藤, 安井: 試作 EVLIS マシンの EVAL II と開発支援機能, 情報処理学会研究会, 記号処理 17-1 (1982).
- 2) McCarthy, J. et al.: *LISP 1.5 Programmer's Manual*, pp. 70-72, MIT Press, Cambridge, Mass. (1966).
- 3) 竹内郁雄: 第二回 Lisp コンテスト, 情報処理, Vol. 20, No. 3, pp. 192-199 (1979).
- 4) 瀧, 金田, 前川: LISP マシンの試作, 情報処理学会論文誌, Vol. 20, No. 6, pp. 481-493 (1979).
- 5) 近山 隆: プログラミング・ツールとしての Lisp 処理系, 情報処理学会第23回全国大会論文集, pp. 225-226 (1981).
- 6) 高浜, 日下, 斎藤, 安井: OLISP コンパイラのオブジェクト・プログラム最適化, 情報処理学会第23回全国大会論文集, pp. 243-244 (1981).
- 7) 斎藤, 宮崎, 三石, 安井: EVLIS マシンのための並列処理特性の測定と評価, 情報処理学会第21回全国大会講演論文集, pp. 451-452 (1980).

(昭和57年9月27日受付)

(昭和58年4月19日採録)