

B-028

レイテンシを短縮した 32 ビット URR 浮動小数点数演算器の設計と実装

Design and Implementation of a 32bit Floating-Point Unit with Reduced Latency for URR Floating-Point Arithmetic

大山 光男†
Mitsuo Ooyama

1. はじめに

可変長指数部を持つ URR 浮動小数点数 (以下 URR) は、事実上オーバーフローもアンダーフローも発生しないこと、フォーマットがデータ長独立であること、などの好ましい特徴を持つ [1]。しかし、IEEE 標準など、固定長の指数部を持つ浮動小数点数の演算に比べて、指数と仮数の分離と結合に手間がかかることから、演算パイプにおいて各 1 ステージが余分に必要となる [2]。レイテンシの増加は、スループット低下の要因となり得るので、できるだけ短いことが望ましく、報告者らは、URR 演算器のスループット改善を目指して、レイテンシを短縮した演算器の検討を行ってきた [3]。

本稿では、演算パイプから指数と仮数の分離と結合のステージを削除し、レイテンシを短縮した URR 演算器の設計と実装結果について報告する。

2. URR 浮動小数点数の概要

図 1 に URR のデータフォーマットを示す。




図 1. URR 浮動小数点数のデータフォーマット

今、実数 x を、 $x = 2^e \times f$ と表わす。

指数 e は整数、仮数 f の正規化条件は

$$1 \leq f < 2 \quad (f \geq 0)$$

$$-2 \leq f < -1 \quad (f < 0)$$

である。図 1 において、符号ビット S は仮数 f の符号、仮数部 F は、仮数 f の小数点以下のビットが上位から順に入る。指数部 L, E は、指数 e が $m+2$ ビットで

$$e = S e_m e_{m-1} \dots e_0 \quad (S e \text{ は符号})$$

と表され、 $x \geq 0$ のときは

$$\overbrace{1 \dots 1}^L \cdot \overbrace{0 \dots 0}^E e_{m-1} \dots e_0, (e \geq 0)$$

$$\overbrace{0 \dots 0}^L \cdot \overbrace{1 \dots 1}^E e_{m-1} \dots e_0, (e < 0)$$

となる。ただし、 e が $-2, -1, 0, 1$ の各場合は E は空であり、 L は、それぞれ、 $001, 01, 10, 100$ である。 $x < 0$ の場合は、上記 L, E の各ビットを $1/0$ 反転して指数部とする。

3. レイテンシ短縮の方法

IEEE 標準など、固定長指数部を持つ浮動小数点数の演算器のレイテンシに近づけるため、以下の方式を検討した。

(1) 分離・結合ステージを演算パイプから削除

そのために、浮動小数点レジスタには、指数と仮数を分離して格納する。演算パイプは、分離・結合ステージを含まず、演算手続き上は指数部固定長の浮動小数点数の演算と同等のレイテンシが期待できる。さらに、データが演算器内に留まっている限り、指数の大きさに関係なく仮数の長さが維持されるという利点がある。

(2) 指数と仮数の分離・結合のロード/ストア命令へのリンクと結合の投機的実行

演算パイプから削除した、指数と仮数の分離・結合回路をどこに置くかが問題となる。ここでは、浮動小数点レジスタとデータメモリ (キャッシュ) との間に置き、ロード命令の実行時に分離を行い、ストア命令の実行に先行して結合を行う。結合に関しては、演算結果で浮動小数点レジスタを更新する時、同時に結合を行い、浮動小数点レジスタとは別に設けたバッファレジスタに格納しておく。一種の投機的な実行になるが、ストア命令の結合ステージを省略でき、結合結果がバッファレジスタにあれば、待ちも発生しない。

4. 演算器の設計と実装

以上の検討結果に基づいて 32 ビットの演算器を設計、FPGA を用いて実装し、その動作を確認した。表 1 に試作した演算器仕様の概略を示し、図 2 に内部構成を示す。

表 1. 演算器仕様の概略

浮動小数点数	URR 3重指数分割に基づく浮動小数点数
分離	32bit 浮動小数点数 → 指数 16bit 仮数 32bit
結合	指数 16bit → 32bit 浮動小数点数 仮数 32bit
命令セット	浮動小数点命令：加算，減算，乗算， 転送，ロード，ストア，他
浮動小数点レジスタ	(16+32)bit × 16本

(1) 演算器の仕様

URR に加えて 3重指数分割に基づく浮動小数点数を扱う [4]。分離・結合回路の変更が必要であるが、これは FPGA では容易に再構成できる。32 ビットの浮動小数点数からは 16 ビットの指数と 32 ビットの仮数を分離する。結合では、この逆の処理を行う。命令セットは、ごく基本的な演算を行う浮動小数点命令に加えて、簡単なプログラムが実行できるよう、整数演算命令を備えている。

† 倉敷芸術科学大学 コンピュータ情報学科




図2. 32ビットURR浮動小数点数演算器の内部構成

(2) 内部構成

図2に示すように、浮動小数点レジスタに指数と仮数を分離して格納するので、演算パイプは分離・結合回路を含まない。よって演算パイプには、指数部固定長の浮動小数点数の演算に比べて余分な遅延要素は基本的に存在しない。

分離回路と結合回路は、浮動小数点レジスタとデータメモリの間に置く。バッファレジスタの各レジスタは、浮動小数点レジスタの各レジスタに対応しており、同じデータがURRとして格納される。

(3) 動作

浮動小数点演算命令では、浮動小数点レジスタから指数と仮数が同時に読み出され、演算、正規化後、結果の指数と仮数が浮動小数点レジスタに書き戻される。演算結果は同時に、結合回路にも入力され、引き続き1クロック(1ステージ)でURRに結合、対応するバッファレジスタに格納する。

ロード命令では、データメモリからURRを読み出し、バッファレジスタに格納すると同時に、同じデータを分離回路にセット、引き続き1クロックで指数16ビット、仮数32ビットを分離して浮動小数点レジスタに格納する。

ストア命令では、データメモリに書き込むデータがバッファレジスタにあれば、直ちに読み出してデータメモリに書き込み、無い場合はURRの生成を待つ。なお、図2には表していないが、データメモリへの書き込みデータとして、結合回路の出力を選択するパスを設ければパイプのストールが避けられる場合がある。

(4) 実装

図2に示す演算器をXilinx社のFPGA, XC3S400を用いて実装、30MHzのクロックでの動作を確認した。表2に実装結果を示す。

表2. 実装結果

	URR	3重指数分割に基づく浮動小数点数
ハードウェア規模 (4入力ルックアップテーブル数)	Total: 2192 分離: 437 結合: 339	Total: 2140 分離: 344 結合: 378

註: (1) デバイス: XC3S400 (Xilinx)
(2) 乗算器, メモリ, 浮動小数点レジスタ, バッファレジスタには、埋め込み乗算器, ブロックメモリを使用。

6. スループットの見積もり

ベンチマークプログラムによる評価が望ましいが、十分な命令セットが実装されていないので、今回は、図2の構成をベースに、分離・結合を演算パイプに含む場合、およびIEEE標準(分離・結合とバッファレジスタ無し)との比較を行った。ロード、ストア、浮動小数点演算、整数演算の各命令実行のレイテンシは、それぞれ2,1(+1),2,1(本演算器), 1,1,4,1(演算パイプに分離・結合を含む), 1,1,2,1(IEEE)とした。データメモリ上の配列に対する積和演算ループなど、限られた事例の見積もりではあるが、演算パイプに分離・結合を含む場合に比べて20~30%改善, IEEE標準に迫るスループットを見込んでいる。

5. まとめ

指数と仮数の分離・結合を演算パイプから削除することによりURRの演算パイプのレイテンシは、IEEE標準など、固定長の指数部を持つ浮動小数点数の演算に比べて、演算手続き上は同等となる。さらに、演算パイプは基本的にデータフォーマットに独立となり、分離・結合回路の再構成により、複数の可変長指数部をもつ浮動小数点数の演算ができる。また、演算器にデータが留まる限り、仮数の長さが指数のサイズの影響を受けない。一方、削除した分離・結合機能はデータメモリ(キャッシュ)と浮動小数点レジスタの間に置くことになり、新たなペナルティとなり得るが、結合の投機的実行など、分離・結合を先行して行うことにより影響の軽減が期待できる。

現在、命令セットを強化した64ビットFPUを開発中であり、より実用的なプログラム、環境での評価を行いたい。

参考文献

- [1] 浜田穂積: 2重指数分割に基づくデータ長独立実数値表現法II, 情報処理学会論文誌, Vol.24, No.2, pp.149-156(1983).
- [2] 大山光男: URR浮動小数点数演算のためのパイプライン加減算器の設計とFPGAによる実現, 情報処理学会研究報告, 97-HPC-69, pp19-24(1997).
- [3] Mitsuo Ooyama: "A Floating-Point Unit with Reduced Latency for URR Floating-Point Arithmetic", in SCAN2004, p.92(2004).
- [4] 中森真理雄, 土井 孝: 3重指数分割による数値表現方式について, 電子情報通信学会論文誌, Vol.J71-A, No.7, pp1468-1469(1988).