

# FPGAベース並列マシンRASHのSAR画像再生処理への適用検討（1）

## 5H-3 RASHでのSAR画像再生処理の実現方式

浅見廣愛<sup>i)</sup>、水野政治<sup>i)</sup>、中島克人<sup>i)</sup>、飯田全広<sup>ii)</sup>、森伯郎<sup>iii)</sup>

i)三菱電機（株）情報技術総合研究所, ii)三菱電機エンジニアリング（株）

iii) 三菱電機（株）鎌倉製作所

### 1 はじめに

FPGA(Field Programmable Gate Array)は最新デバイス技術の適用により、高速化、大規模化の進展が著しい。我々はFPGAを多数用いた可変構造型計算機として、FPGAベース並列マシンRASH(Reconfigurable Architecture based on Scalable Hardware)を試作し[1][2]、DES(Data Encryption Standard)を始めとする秘密鍵暗号の鍵探索処理が高速に行えることを実証した[3][4]。さらに、暗号以外への適用性を探るため、合成開口レーダ(SAR, Synthetic Aperture Radar)画像再生処理へのRASH上での実現方式について検討する。

### 2 RASHのハードウェア構成

図1にRASHのハードウェアの構成を示す。

RASHの基本構成(1ユニット)は最大6枚の演算ボードと、制御ボード、ディスク等から成る。演算ボードはCompactPCI基板上に8個のSRAMタイプのFPGA(10万ゲート相当)を搭載する。これらのFPGAは制御用のコントローラにローカルバスで接続されており、さらに32bitの信号線でメッシュ接続されている。また、演算ボード上には2MBのSRAMが搭載されている他、機能拡張のための拡張ボード用のコネクタが用意されている。用途に応じてメモリ等を搭載したドータボードを接続することにより、性能/機能を向上できるようになっている。

制御ボードはPentium MMX(233MHz)を搭載した市販のボードであり、演算ボードへのデータの分配等を行う。ユニット内の制御ボード、各演算ボード間はCompactPCIバスで接続され、複数ユニット間はEthernetで接続が可能である。

### 3 SAR画像再生処理

SARは、雲霧等の天候に左右されず、高い分解能




図1 RASHの構成

で地表を撮像することができるセンサである[5]。SARでは、レーダで受信した元データから人間が理解できる画像を再生する処理(これをSAR画像再生と呼ぶ)が必要になるが、データ量及び演算量が非常に大きいことで知られている。

SAR画像再生のアルゴリズムは種々提案されているが、ここでは最も一般的に使用されている、レンジ-ドップラアルゴリズムを取り上げる[6]。このアルゴリズムの基本的な処理の流れを図2に示す。

本アルゴリズムは、レンジ方向とアジマス方向との二次元に広がる元データに対して、レンジ/アジマス各方向に参照関数との相互相関をとることにより、画像を再生する。相互相関は時間領域で行うと演算量が大きくなるため、FFTを用いて周波数領域で行うのが一般的である。

今回、処理の主要部分であるFFTを中心に検討を進め、レンジマイグレーション補正は対象外とする。また、以下の条件で検討を行う。




図2 SAR画像再生処理の方式

A Study on the Applicability of FPGA-based Parallel Machine "RASH" for Synthetic Aperture Radar Processing (1) - the Implementation method of SAR Processing on RASH - Hiroai Asami, Masaji Mizuni, Katsuto Nakajima, Masahiro Iida, Hakuro Mori. Mitsubishi Electric Corp & Mitsubishi Electric Engineering Co.LTD. 5-1-1 Ofuna, Kamakura, Kanagawa 247-8501, Japan

- 1) SAR の生データのサイズはレンジ方向 8K ポイント、アジマス方向 8K ポイント
- 2) 参照関数のデータ長は 1K ポイント
- 3) 各ポイントは実数部 8 ビット、虚数部 8 ビットの複素数データ

## 4 適用検討

### 4.1 ユニットの構成

今回次の 3 つの構成について演算速度、実現性等の検討を行う。

- ① RASH 単体 (ドータボードなし)
- ② RASH + ドータボード (メモリ搭載)
- ③ RASH + ドータボード (メモリ及び DSP)

なお、各接続の転送速度は次のものと仮定する。

- ・ CompactPCI のデータ転送速度: 16Mbyte/s
- ・ ローカルバスの転送速度: 16Mbyte/s

#### 【構成 1】 RASH 単体

基本構成だけであり、ドータボードなどは搭載しない。レンジ圧縮を演算ボード上の FPGA で行なった後、制御ボード上のメインメモリでコーナータンし、再び演算ボードでアジマス圧縮する。今回、レンジ圧縮もアジマス圧縮も処理内容が同じであるので、特に FPGA の再構成は必要ない。また、処理が異なる場合でも、コーナータンと平行して再構成を行うことが可能である。

#### 【構成 2】 RASH + ドータボード (メモリ搭載)

演算ボード上にある SRAM だけではメモリが不足するため、ドータボードを用いてメモリを補強する。また、1 つの演算ボード上の半分の FPGA を使いレンジ圧縮を時間領域処理で行い、残りの FPGA でアジマス圧縮を FFT を使って周波数領域で行い、レンジ圧縮とアジマス圧縮をパイプラインで処理する。これにより、レンジ圧縮の演算量が増えるが、コーナータンでのデータ転送がなくなるため、処理時間は短縮される。

#### 【構成 3】 RASH + ドータボード (メモリ及び DSP)

レンジ圧縮を FPGA で行い、アジマス圧縮をドータボードに搭載した DSP でパイプライン処理する。

【構成 2】と同様にレンジ圧縮は時間領域で処理する。ドータボード上の DSP の数は FPGA のレンジ圧縮性能から見積る。

### 4.2 性能見積り

上記の構成、条件で SAR 画像再生を行った場合の検討結果を表 1 に示す。構成は全て 1 ユニットであり、表には各構成において最良となる処理時間のみを記載してある。

SAR 画像再生の処理時間は、制御ボードから各演算ボードへのデータ転送時間と、各演算ボードでの

表 1 構成による性能比較

	FPGAのみ	FPGA+ドータ (メモリ)	FPGA+ドータ (DSP+メモリ)
性能	49秒	24秒	22秒
構成	演算ボード6枚	演算ボード3枚	演算ボード2枚 (DSP4個使用)
単純演算 時間(6枚)	—	12秒	6秒
備考	レンジ圧縮 周波数領域処理	レンジ圧縮 時間領域処理	レンジ圧縮 時間領域処理

演算時間のトレードオフとなる。これから、最良の構成と処理時間を算出した。

また、表 1 での単純演算時間とは、演算ボード 6 枚構成 (最大構成) でのデータ転送を考慮しない演算時間である。これにより、各構成における処理時間は、演算によるものよりもむしろデータ転送によるものが大きいことが分かる。

## 5 まとめ

以上、RASH を SAR 画像再生処理に適用した場合の検討結果について報告した。演算ボードにドータボードを搭載することにより、8K×8K ポイントの SAR 画像再生処理が 20 秒程度で実行可能となる。また、データ転送がボトルネックとなることから、DMA 転送による高速化、ドータボード上に高速なデータ転送路を用意する等を検討する必要がある。

今後は、以上の検討結果を踏まえてドータボードの開発を行い、実際の性能評価等を行う予定である。

## 参考文献

- [1] 中島, 他: "FPGA ベース並列マシン RASH の概要", 第 58 回情処全国大会, 1H-08, 1999-3.
- [2] 浅見, 他: "FPGA ベース並列マシン RASH のシステム機能と構成", 第 58 回情処全国大会, 1H-09, 1999-3.
- [3] 飯田, 他: "FPGA による並列暗号解析装置の構成 (1) - DES 暗号等の鍵探索 -", 第 58 回情処全国大会, 5N-08, 1999-3.
- [4] 高橋, 他: "FPGA による並列暗号解析装置の構成 (2) - ASIC との比較 -", 第 58 回情処全国大会, 5N-09, 1999-3.
- [5] 畚野信義: "合成開口レーダ", 日本リモートセンシング学会誌, vol.1, no.1, pp49-107, 1981.
- [6] Curlander, J. C. and McDonough, R. N.: "SYNTHETIC APERTURE RADAR systems and Signal Processing", John Wiley & Sons, Inc. (1991).