

エンベデッドRISCアーキテクチャalephの デジタルオーディオ処理への適用

2H-3

松本 健志 吉田 昌弘 山中 誠 甲村 康人 石川 和民 三浦 宏喜
三洋電機株式会社 ハイパーメディア研究所

1. はじめに

マルチメディア機器のシステムの中核として組み込まれる基幹プロセッサを目指して、新しい 32 ビットエンベデッド RISC アーキテクチャ（開発コード名：aleph）を開発し、マルチメディア処理への適用の検証を進めている^{[1][2]}。今回、aleph における独創的なコプロセッサ接続方式の特長を生かし、DCT（離散コサイン変換）を高速処理する高機能積和演算器を開発し、デジタルオーディオ処理への適用を試みた。本稿では、まず aleph アーキテクチャの概要を述べた後、デジタルオーディオ圧縮／伸長処理の解析、および高機能積和演算器の構成と機能について報告する。

2. aleph アーキテクチャの概要

命令セットは、主にコードサイズの最適化を容易にするために 16 ビット／32 ビット混在とした。マルチメディア処理への適応を目指し、新たに 16 ビットに高機能を凝縮した符号化即値命令および 2.5 レジスタオペランド命令といった独自命令を開発した。

さらに、aleph の命令パイプラインの W（レジスタ書き込み）ステージと A（演算実行）ステージの間に接続する新しいコプロセッサ接続方式を開発した。コプロセッサの入力レジスタおよび出力レジスタを、ロード／ストア命令でアクセスできる aleph コアの特種レジスタ空間に割り付け、メモリから入力レジスタへのロード命令で演算を起動し、出力レジスタからメモリへのストア命令によって演算結果を RISC 側に受け取る。演算結果を受け取る命令は、演算終了まで命令の破棄が可能な R（命令デコード、レジスタアクセス）ステージの割込受け付け可能状態で待機する方式である。

3. デジタルオーディオ処理

3.1. 圧縮／伸長処理方式の概要

デジタルオーディオ信号の高品質圧縮／伸長方式として、BS デジタル TV 放送では MPEG-2 AAC が、DVD オーディオではドルビーデジタル(AC-3)などが用いられる。こ

Application of an embedded RISC architecture "aleph" to digital audio processings, Kenshi MATSUMOTO, Masahiro YOSHIDA, Makoto YAMANAKA, Yasuhito KOUMURA, Kazuhito ISHIKAWA, and Hiroki MIURA SANYO Electric Co., Ltd.




図1 MPEG-2 AAC デコード処理




図2 IMDCT バタフライ演算

これらの方式では、時間信号を MDCT (Modified DCT) 係数に変換する処理が、全処理中において大きな比重を占める。図 1 に示した BS デジタル TV の MPEG-2 AAC デコード処理のブロック図において、MPEG からの報告では、フィルタバンク：IMDCT（逆 MDCT）処理が全処理量の約 47.5% を占めるとされている。

3.2. IMDCT 処理

IMDCT のソフトウェア処理では、通常、図 2 に示すようなバタフライ演算による高速化アルゴリズムが用いられる。図 2 はサンプル数 16 個 (MDCT 係数 8 個) の演算例であるが、BS デジタル放送で用いられる MPEG-2 AAC LC (Low Complexity) プロファイルでは、過渡的な信号では 256 サンプル、定常信号では 2048 サンプルを演算ブロックとして処理する。図のように、IMDCT 処理は加算

と積和演算の繰り返しで構成され、典型的な処理である、

$$X = x \times c1 - y \times s2$$

$$Y = y \times c2 + x \times s1$$

のような2~4係数と2乗数の積和算(タスキ掛け演算)は演算コストが大きい。

4. 積和演算コプロセッサ

4.1. 構成

aleph のデジタルオーディオ処理への適用のため、上述のIMDCT バタフライ演算を高速処理する、高機能積和演算器を開発した。図3に、aleph コアに接続した積和演算器の概略ブロック図を示した。この積和演算器は、aleph 独自のコプロセッサ接続方式の特長を生かし、乗算および積和演算に加え、タスキ掛け演算を効率良く実行できる。

積和演算器とaleph コアとは、入出力レジスタがaleph のロード/ストア命令でアクセス可能な特殊レジスタに割り付けられ接続される。被乗数(係数)および乗数の入力レジスタは4段のバッファで構成され、aleph コアからのロード命令によって、それぞれ最大4個のデータを投入可能である。乗算器には演算の種類と状態に応じて、入力バッファから適切なデータが送られる。演算結果は加算器の後の出力レジスタに送られ、aleph コアからのストア命令によって読み出される。

演算は乗数の書き込みを契機に起動され、書き込む特殊レジスタのアドレスによって、次に示す演算の種類が特定される。

- (1) 乗算: 2入力(被乗数1、乗数1)1出力
- (2) 積和演算: 多入力(被乗数、乗数とも複数)1出力
- (3) タスキ掛け演算: 4入力(係数2、乗数2)2出力
- (4) タスキ掛け演算: 6入力(係数4、乗数2)2出力

4.2. タスキ掛け演算

被乗数(係数)を入力レジスタに2個あるいは4個投入した後、乗数を書き込むことでタスキ掛け演算が起動され、まず最初の乗算が開始される。続いて2個め乗数を書き込むと次の乗算がなされ、それぞれの結果の和が出力レジスタに書かれる。同時に次の積和の乗算が行われており、連続して2つの積和演算結果が得られる。すなわち、係数と乗数を1組分それぞれの入力バッファに書き込むだけで、タスキ掛け演算結果が得られる。

さらに、乗数、係数の4段入力バッファを利用し、また、タスキ掛け演算に用いられた入力データはバッファから消されるため、2組め以降の入力データを順次投入することで、タスキ掛け演算の連続処理が可能である。




図3 aleph コアおよび積和演算コプロセッサの構成

5. デジタルオーディオ処理への適用結果

BS デジタル放送(AAC)で規定される最大のオーディオサンプリング周波数48KHzの場合、1ブロックの1024サンプル(IMDCTでの演算長は2048サンプル)のデコードに許される時間は、21.3msecである。上述の積和演算コプロセッサを接続したaleph(動作周波数81MHz)は、IMDCT処理時間の短縮により、このデコード処理を17.4msecで実行できることがわかった。これにより、デジタルオーディオ信号デコード処理への適用の見通しが得られた。

6. おわりに

マルチメディア機器用に開発したエンベデッド RISC アーキテクチャ aleph の、デジタルオーディオ処理への適用について述べた。独自のコプロセッサ接続方式の特長を生かした高機能な積和演算器の開発により、aleph によって、MPEG-2 AAC 方式デコードのソフト処理を可能にした。今後は、さらに詳細な評価を行うとともに、より高品質のデジタルオーディオ圧縮/伸長処理の実装を進める予定である。

参考文献

- [1] 三浦他: マルチメディア用エンベデッド RISC のための新アーキテクチャの開発, 情報処理学会第 55 回全国大会講演論文集(1), 4F-6, 1997年9月.
- [2] 松本他: マルチメディア用 RISC アーキテクチャ aleph の基本性能評価, 情報処理学会第 57 回全国大会講演論文集(1), 1Q-5, 1998年10月.