

1チップMPEG-2デコーダLSI開発における検証

2E-4

鈴木和雅[†], 浦本紳一[‡], 服部孝[†], 橋詰雅樹[†]

[†]三菱電機(株) 情報技術総合研究所

[‡]三菱電機(株) システムLSI事業統括部

1. はじめに

近年, CPU コアを含んだシステム LSI 開発においては, その増加した LSI 規模や機能に対応するための検証量の多さが問題になっている。

本稿では, 今回, 我々が開発を行った 1 チップ MPEG2 デコーダ LSI における検証方法について述べる。

2. 1チップMPEG2デコーダLSI

2.1 概要

今回, 我々が開発を行ったのは, MPEG2 のオーディオ, ビデオ, システムの各デコーダを 1 チップに収めた MPEG2 デコーダ LSI である。内部には CPU コアを含んでおり, この CPU コアでオーディオデコード, 及び, システムシステムデコードの S/W 処理を行う。ビデオデコードに関しては H/W で処理を行う。

外部に 16Mbit SDRAM を 1 つ接続することにより, NTSC/PAL の MPEG2 MP@ML のデコードが実現可能である。

2.2 ブロック構成

図 1 に, 1 チップ MPEG2 デコーダ LSI の概略図を示す。

ビットストリームインターフェースより入力されるエンコードされた MPEG2 ビットストリームは, 内蔵 CPU においてオーディオ, ビデオに分割された後, 外部 SDRAM に蓄積される。ビデオデータは, ビデオデコーダ部でデコードされビデオインターフェースから出力される。一方, オーディオデータは, 内蔵 CPU においてデコードされ, オーディオインターフェースより出力される。

制御に係るレジスタへのアクセスや, 内部状態のモニタは, ホストインターフェース部を介して, 外部に接続されたホストから行われる。




図 1 1チップMPEG2デコーダLSIブロック図

3. チップレベル検証

3.1 検証方法

システム LSI 開発においては, 回路規模が複雑化, 大規模化したために検証に費やされる時間の増大が問題となっている。

今回, 1 チップ MPEG2 デコーダ LSI の検証を行うにあたって, 以下の点を軸として検証環境を構築した。

- (1) 統一した検証の実行環境
- (2) 人為的ミスによる検証時間のロスの削減
- (3) 検証項目のカテゴリ分け

(1)では, 統一した検証環境を用意し, 全ての検証をその検証環境上で実行するようにした。さらに, 実行マシンのプラットフォームやシミュレータの種類に依存せず, 同じように検証が実行できるようにした。これは, それぞれの検証環境を用意したのでは効率が悪いと, 複数の検証環境間での差異

The Verification of a 1 Chip MPEG2 Decoder LSI
 Kazumasa Suzuki[†], Shin-ichi Uramoto[‡],
 Takashi hattori[†] and Masaki Hashizume[†],
 Mitsubishi Electric Corporation,
[†]Information Technology R&D Center
[‡]System LSI Div.
 5-1-1 Ofuna, Kamakura, Kanagawa, 247-8501, Japan

