

Self-Cleanup Cache の提案

森 眞一郎[†] 福島 直人[†] 五島 正裕[†]
中島 浩[†] 富田 眞治[†]

本稿では、ライトバック型キャッシュのライト・マージ効果を保ちつつ、可能な限りキャッシュおよびメモリをクリーンな状態に保つことで、メモリ・アクセス・レイテンシの軽減を図る Self-Cleanup Cache (SCC) を提案し、その有効性をシミュレーションにより評価した結果を示す。その結果、SCC 開発の契機となったソフトウェア制御の一貫性制御と SCC を組み合わせた場合、SCC の動的制御によりライトバックのオーバーヘッドが隠蔽できることを確認した。また、すべての共有データを同期点で無効化したにもかかわらず、プログラムの最適化によりディレクトリ方式に匹敵する性能が得られることも判明した。ディレクトリ方式の一貫性制御との組合せでは、プロセッサのリード待ち時間の短縮が確認できた。

A Proposal of Self-Cleanup Cache

SHIN-ICHIRO MORI,[†] NAOTO FUKUSHIMA,[†] MASAHIRO GOSHIMA,[†]
HIROSHI NAKASHIMA[†] and SHINJI TOMITA[†]

Improved Write-Back (WB) cache, which we call *Self-Cleanup Cache:SCC*, is proposed. The SCC automatically enforces write-backs to update memories on its own initiative. In this way, the SCC keeps itself as clean as possible, while maintaining the write merge effect of WB cache. In this paper, the behavior of the SCC is also examined by simulation of the two cache system models: 1) SCC with Selective Invalidation scheme which leads us to develop the SCC, and 2) SCC with full-map Directory scheme. The simulation results show that 1) Invalidation based software cache coherence scheme can work efficiently with the assist of the SCC, and 2) Read stall time is reduced as a result of eager write-back initiated by Self-Cleanup mechanism.

1. はじめに

マイクロプロセッサの動作速度は、メモリのアクセス速度の向上に比べ、著しく向上している。このようなマイクロプロセッサの性能を最大限発揮させるためには、キャッシュ・メモリによるメモリ・アクセス・レイテンシの隠蔽が必須である。さらに、システムの大規模化にともないアクセス・レイテンシの増加が無視できなくなっている現在、レイテンシの隠蔽だけでなくレイテンシの軽減のための技法も必要不可欠となりつつある。

プロセッサにとって本質的なレイテンシであるリード・ミス時のレイテンシについて考えてみる。このリード・レイテンシ軽減の手法としては、主にプリフェッチによる手法が研究されてきたが、レイテンシが大きいとプリフェッチ自体も有効に働かない。特に、ディ

レクトリ・ベースで無効化型のコヒーレンス制御を行うシステムでライトバック型（以下、WB型と略す）のキャッシュを採用した場合、メモリに最新のデータが存在しない場合のリード・レイテンシは、メモリに存在した場合の1.5~2倍（2.2節参照）となり問題である。

我々は、このようなWB型キャッシュにおけるリード・ミスヒット時のレイテンシを軽減するための手法として、Self-Cleanup Cacheを提案する¹⁸⁾。本手法ではキャッシュ内のデータに関して一種のワーキング・セット的な概念を導入する。このワーキング・セットから外れたデータのうち当該キャッシュで更新されたデータをメモリに書き戻しておくことで、当該データへの他プロセッサのリード・ミスヒットにともなうレイテンシの軽減を図る。ある意味でライトバック型キャッシュ（以下、WB型キャッシュと呼ぶ）とライトスルー型キャッシュ（以下、WT型キャッシュと呼ぶ）の中間的なキャッシュのメモリ更新アルゴリズムの提案であり、両者の長所を兼ね備えることでリード・レ

[†] 京都大学大学院工学研究科
Faculty of Engineering, Kyoto University

イテンシの軽減を図っている。

以下では、まず2章で、Self-Cleanup Cache 提案の契機となったコンパイラ支援キャッシュ・コヒーレンス制御とWB型キャッシュとの親和性について述べたのち、Self-Cleanup Cache のリード・レイテンシ軽減効果に関して簡単に言及する。次に3章で Self-Cleanup Cache について概説し、4章、5章でその評価を行う。

2. 研究の背景

2.1 コンパイラ支援キャッシュ・コヒーレンス制御

コンパイラ支援キャッシュ・コヒーレンス制御（以下 CACC 制御と呼ぶ）は、大規模システムにおける実行時のコヒーレンス制御オーバーヘッドを軽減する目的で提案されたもので、書込み可能なデータのキャッシングを許さないという保守的なものから²⁾、コンパイル時の解析結果を利用して、ディレクトリ・ベースのコヒーレンス制御と協調処理を行うものまで^{4),5),12)}、幅広く研究されている。

ここで、従来提案されてきた CACC 制御について考えると、それらは主に無効化型のコヒーレンス制御⁷⁾ *であり、コヒーレンスを維持すべきプログラムのある時点（以下、同期点と呼ぶ）でメモリには最新のデータが存在することが前提とされている。そのため、WT型のメモリ更新アルゴリズムとの親和性が良かった。

いま、Write-Back 型のキャッシュに CACC 制御を適用することを考えると、同期点ではまず自キャッシュ内にある最新データ（dirty line）のメモリへの書戻しを行い（これによりメモリに最新のデータがあることを保証する）、その後で無効化処理を行わなければならない。無効化処理に関しては従来の WT 型キャッシュでの種々の技術^{6),15),25)}が応用できるが、メモリへの書戻しに関しては何らかの高速化手法を講じなければならない。その際、以下の2つの解決すべき問題が発生する。

● どの line を書き戻すかの選択

現在までに、1) キャッシュの全検査による書戻し方式や、2) コンパイル時の静的解析やプログラマの明示的な指示によりプログラム中にライトバック命令を挿入する手法等^{8),20),22),23)}が提案されており、粗粒度並列処理を行う場合^{8),22)}や静的解析

* プログラムをいくつかの実行フェーズに分割し（フェーズ間ではプロセッサ間データ依存がない）、フェーズの境界において各プロセッサが自分のキャッシュ内にあるデータのうち、最新のものでなくなった可能性のあるデータを自主的に無効化することでキャッシュのコヒーレンスを保つ手法。




図1 ライトバック・キャッシュにおけるリード・レイテンシ
Fig. 1 Read latency on write back cache.

が完全に可能な場合²³⁾の有効性が示されている。しかしながら、前者はキャッシュの大容量化ともなう検索コストが問題となり、後者ではどのラインを書き戻すかの情報管理のオーバーヘッドや、実行前に完全な解析ができない場合の安全策ともなう効率の悪さが問題となる。

● ライトバック・トラフィック集中の問題

同期点に達すると、各プロセッサが dirty line のメモリへの書戻しを開始するため、ネットワークの負荷が激増する。特に、DOALL型の並列実行では複数のプロセッサがほぼ同時に同期点に達する可能性が高く、ネットワーク飽和の危険がある。

この問題の1つの解決策が、Self-Cleanup Cache (SCC) である。SCCでは、

「Processor が行った Write アクセスのトレース」、かつ

「時間的に分散された（フェーズ内の適切な時点で）Write-Back 処理」

を実現することにより上記の問題を解決し、自己無効化型の CACC 制御を WB 型キャッシュに適用可能とする。

2.2 レイテンシの軽減

システムの大規模化ともないアクセス・レイテンシの増加が無視できなくなっている現在、レイテンシを何らかの形で補償する技術が必要不可欠となりつつある。このようなシステムの例として、ディレクトリ・ベースの無効化型コヒーレンス制御を行うシステムで WB 型キャッシュを採用した場合を考えてみる。

このシステムでは、図1に示すように、あるプロセッサ Pj が Dirty な状態で保持しているラインに対して、別のプロセッサ Pi が読出し（図1の0）を行った場合のメモリ・アクセス・トランザクションの流れ

は以下になる。

- (1) P_i のキャッシュが主記憶 MM に対してライン・フェッチ要求を送出 (図 1 の 1))
- (2) 要求を受け取った MM は、ディレクトリ検索の結果、そこに最新のデータが存在しないことを確認し、最新のデータを保持する P_j に対してライトバック要求を送出 (図 1 の 2))
- (3) ライトバック要求を受け取った P_j は当該ラインの MM への書戻し (図 1 の 3)) を行う。このとき、 P_j は当該ラインを無効化する必要はない。
- (4) 最新のラインを受け取った MM は、そのラインを要求元の P_i へ転送 (図 1 の 4))

今、ネットワーク等での競合がなく、かつ図 1 の 1)~4) のトランザクションに同じ時間を要した場合のリードのレイテンシは、主記憶が最新のデータを保持していた場合の約 2 倍となる。また、 P_j から P_i へ直接ラインを転送するプロトコル¹⁴⁾を採用した場合でも、リード・レイテンシは約 1.5 倍となってしまう。

ここで、

「アクセスされなくなった dirty line はできる限りすみやかにメモリへ書き戻す」

という制御が実現できれば、緩和されたアクセス順序付けモデル (以下、コンシステンシ・モデルと呼ぶ^{1),9),10)}が許すバッファリング/パイプライン処理との併用で、ライトバックのレイテンシを隠蔽するとともに、データ・フェッチのレイテンシを軽減することが可能となる。

これを実現するのが、Self-Cleanup Cache の第二の目的である。

3. Self-Cleanup Cache

3.1 Self-Cleanup Cache の概要

Self-Cleanup Cache (SCC) は、

- WB キャッシュを持つ並列計算機システムにおける、コンパイラ支援キャッシュ・コヒーレンス制御の高速化
- 緩和されたアクセス順序付けモデル^{1),9),10)}を採用するシステムにおける、WB 型キャッシュ固有のオーバーヘッド (ライトバック・レイテンシ) の軽減

の 2 つを目標に開発したキャッシュである。この目標を達成するためには、SCC は 2 章で述べた以下の 3 つの要件を満足する必要がある。

要件 1: Processor が行った Write アクセスのトレース




図 2 SCC の構成要素
Fig. 2 Organization of the SCC.

要件 2: 時間的に分散された Write-Back 処理

要件 3: アクセスされなくなった dirty line の速やかなメモリへの書戻し

そのために設けられた回路が自浄制御回路 (Self-Cleanup Mechanism: SCM) であり、通常の WB キャッシュ部に自浄制御回路 (SCM) を付加することで、SCC を構成する (図 2 参照)。

SCM は、キャッシュ内の dirty なラインの管理と、それらの dirty なラインのうち、どのラインを、いつ書き戻すかを制御する回路である。SCM が適切な時期に適切なラインに対する WB 要求を WB 型キャッシュ部に送ることで、上記 3 つの要件を充足可能としている。

これにより SCC は、WB 型キャッシュの特徴であるライト・アクセスのマージ機能を保ちつつ、可能な限りキャッシュおよびメモリをクリーンな状態に保つことで、システム全体としてのメモリ・アクセス・レイテンシの軽減を図ることができる。ある意味で、WB 型と WT 型の中間のメモリ更新アルゴリズムを採用するキャッシュと見なすこともできる。

3.2 自浄制御の方針

SCC の自浄制御には、プロセッサのアクセス・パターンが時間ならびに空間の局所性を持っており、あるアドレスへのアクセスがいったん始まると、時間的にも、空間的にも連続してアクセスが行われることが多いという性質を利用する。具体的には、キャッシュ内のデータに対しある種のワーキング・セットを定義し、そのワーキングセットから外れた dirty なラインを順次メモリへ書き戻す制御を行う。このワーキング・セットの定義と、その管理の方法により、目的に応じた SCC を実現することが可能である。ただし、キャッシュのスピード低下を招くような複雑なキャッシュ管理/制御は行うべきではない。

具体的な自浄制御の例としては、小容量のメモリを用いて dirty なラインのアドレスをトレースし、メモリのエントリの置換えが必要となった場合に、当該エ




図3 SCCの実装例

Fig. 3 An implementation of the SCC with LRU replacement policy.

ントリに格納されたアドレスに対応する dirty なラインを書き戻す方式などが考えられる。

3.3 SCCの構成例

自浄制御の方針として、dirty なラインを LRU 置換方式で管理した場合の SCC の構成例を図 3 に示す。この場合、自浄制御回路 (SCM) のハードウェア構成要素を以下に示す。

連想メモリ: キャッシュ内の dirty なラインのアドレス・トレースを行うための小容量連想メモリ。

アドレス・レジスタ: 自浄制御の目的で、次に WB すべき dirty なラインのアドレスを保持する。

アドレス・マルチプレクサ: 自浄制御にともなう WB 要求と、メモリからのコヒーレンス制御要求 (無効化要求ならびに WB 要求) の選択を行う。

自浄制御部: 連想メモリにアドレスと格納する条件 (トレース条件) や、自浄制御のための WB 要求を発行する条件を定める。

図に示すとおり、SCM は WB キャッシュ部に併設されており、キャッシュ・アクセス時のクリティカル・パス上には何らハードウェアの追加が行われていない。したがって、SCM がキャッシュ・アクセス時間の律速条件となることはない。

3.4 ライト・バッファとの比較

自浄制御の方針として、dirty なラインを LRU 置換方式で管理した場合の SCC (図 3 参照) は、WT 型キャッシュにおけるライト・マージ機構付きライト・バッファ^{3),26)}とほぼ等価な機能を提供する。そこで本節では、LRU 方式の SCC と WT 型キャッシュにおけるライト・バッファの簡単な比較を行う。

まず第一に、SCC ではデータ用のバッファをキャッシュ本体と別に設ける必要がない (アドレスだけでよい) ためハードウェア量の軽減が可能である。さらに、SCC と等価なライト・マージ機構付きのライト・バッファを実現するためには、小容量の WB 型キャッシュ

と同程度のハードウェア量が必要であり、これを考慮すると、SCC がコスト的に優れていることが分かる。

反面、データ・バッファがないことで、プロセッサのデータ・アレイ・アクセスと SCC のライト・バックのためのデータ・アレイ・アクセスが競合する可能性がある。しかしながら、SCC のライト・バックはそれを遅らせても通常の動作には影響がないため、次の読出し/書込みのキャッシュ・ミスヒットでプロセッサがストールするときまで SCC のライトバックを延期する方法も考えられる²⁷⁾。

また、ディレクトリ方式を採用した並列計算機における WB 型キャッシュの高速化という用途で SCC を利用する場合などは、必ずしも完全な形のアドレス・トレースをとる必要がないばかりか、SCC のライト・バック処理を一時的に無視する (SCC に対してはライトバックを行ったことにして、実際には何もしない) ことも可能である。これは、SCC が最新のデータをキャッシュ本体内に保持しているために可能となったことであり、ライト・バッファでは実現不可能である。この特徴は、ネットワークの負荷が高い場合の、トラフィック増加の抑制に利用することができる。

4. 評価の方法

4.1 評価の目的

本評価の目的は以下の 2 点を確認することである。

- (1) Self-Cleanup Cache を採用することで、WB 型のキャッシュ・システムにおいても、コンパイラ支援キャッシュ・コヒーレンス制御が効率的に実現可能であること。
- (2) ディレクトリ・ベースのキャッシュ・システムにおいて、Self-Cleanup 回路を付加することにより、メモリ・アクセス・レイテンシを軽減できること。

4.2 シミュレーションの対象

以下の 2 つのキャッシュ・システム・モデルに対して、自浄制御の方針として LRU 方式を採用した Self-Cleanup Cache の評価を行う。書戻しのタイミングは、LRU エントリのリプレース時とした。

4.2.1 SISC モデル

Self Invalidation 型のソフトウェア・コヒーレンス制御と Self-Cleanup Cache を組み合わせたモデル。SISC モデルは、同期点でキャッシュ内のすべての dirty なラインをメモリへ書き戻した後、プライベートなデータを除く全データを無効化する。この操作のために、キャッシュ・ラインごとに 1 bit のタグを設けており、このタグはいつせいにクリア可能であると仮

定する*。

4.2.2 DISC モデル

Directory base のハードウェア制御キャッシュに SCC を付加したモデル。DISC モデルでは、フルマップのディレクトリをライン単位に保持しており、コヒーレンス・プロトコルとしては Illinois protocol²⁴⁾ (Dirty, Valid Exclusive, Shared, Invalid の 4 状態) を採用した。

この 2 つのモデルで、3 つのパラメータ：

- LRU エントリ数 (4, 8, 16, 32, 自浄制御なし),
- キャッシュサイズ (1 MB, 256 KB, 64 KB)
- ネットワーク・ディレイ (10 クロック, 20 クロック (1 ホップあたり))

を変化させ、実行時間とその内訳** (プロセッサ稼働時間, リード待ち時間, ライト待ち時間, 同期待ち時間), ならびに総メッセージ数 (キャッシュが発行する読出し要求/書込み要求数, メモリが発行する WB 要求/無効化要求数) を計測した。

ワークロードとしては、アクセス・パターンが容易に解析可能なアプリケーションとして FFT と SOR, ならびに実用的なアプリケーションとして SPLASH²¹⁾ に属するアプリケーションから WATER と MP3D を採用した。ただし、SISC モデルのシミュレータが、同期メカニズムとしてバリア同期のみしかサポートしておらず、かつ False Sharing が発生するアプリケーションを実行できないため、SISC モデルでは SOR と FFT のみをワークロードとした。

なおプロセッサ数は 32 とした。

4.3 シミュレータの概要

シミュレーションには実行駆動型のシミュレータ¹³⁾ を用い、実際にプロセッサ部で命令レベルのシミュレーションを行った***。コンシステンシ・モデルは Weak¹⁾ を仮定している。

また、評価の対象とする計算機のモデルとしては、図 4 に示すものを仮定した。以下にこの計算機モデルの構成をまとめる。また、各部でのレイテンシは、複数の並列計算機^{11),16),17)} の設計データを参考として、表 1 に示す値とした。

プロセッサ 全命令 1 クロックで動作。命令はすべて




図 4 シミュレーション・モデル
Fig. 4 Simulation model.

表 1 シミュレータ各部のレイテンシ
Table 1 System configuration parameters.

プロセッサ	1 命令の実行	1 [cycle]
キャッシュ	ライン・アクセス	4 [cycle]
	ワード・アクセス	1 [cycle]
	タグ・アクセス	1 [cycle]
ネットワーク	データなし (1 hop)	10 [cycle]
	データ (32 B) 付き (1 hop)	14 [cycle]
メモリ	ライン・アクセス	10 [cycle]
	ワード・アクセス	4 [cycle]
	ディレクトリ・アクセス	4 [cycle]

命令キャッシュにヒットするものとし、命令フェッチがデータアクセスの妨げになることはない。

キャッシュ 1 階層キャッシュであり、連想度 1 のダイレクト・マップ方式のライトバック・キャッシュとする。また、ライト・ミス時にデータのフェッチを行うライト・アロケート型を採用する。ライン・サイズは 32 バイト固定である。各キャッシュでは最大 4 つのライト・ミス処理 (書込み権利の獲得も含む) と 1 つのリード・ミス処理を同時に実行可能である。キャッシュとネットワークの間にライトバッファは設けない。

メモリ 幅 64 ビットのメモリで、アクセスタイムは 4 クロック、連続アクセス時のサイクルタイムは 2 クロックとする。DISC モデルでは、各ライン対応のフルマップのディレクトリを設ける。

ネットワーク 双方向 (リンク共有) のトラスネットワークで、フロー制御はストア・アンド・フォワード方式。データ幅は 64 ビット。

図 5 に DISC モデルのシミュレータにおけるリード・ミス時の処理の流れとレイテンシの積算を示す。

5. シミュレーション結果

シミュレーション結果を、図 6 ~ 15 に示す。図の横軸は SCM の LRU エントリ数である。ここで、DI は SCM 制御なしの DISC モデルを、SI は SCM 制御

* 文献 5) で提案されている Fast Selective Invalidation 方式において、すべての共有データを *memory-read*, *private* データを *cache-read* としたものに相当する無効化方式

** 実行時間の内訳は、Read Stall と Write Stall の和が最も大きいプロセッサのデータである。

*** Australia Adelaide 大学の Spa package V1.0 を参考に、データ分割 directive, 並列処理プリミティブを指定可能としている。




図5 リード・ミス時の処理の流れ
 Fig. 5 Sequences of read miss transaction.

なしの SISC モデルで、同期点でコンパイラが明示的にキャッシュ内の全 dirty line のライトバックを行うモデル²²⁾である。なお、SI では、ソフトウェアによる情報管理オーバーヘッドを 0 とした理想状態のシミュレーションを行った。

今回測定した範囲では、ネットワーク遅延の違いは、処理時間が変化する点以外には、システムの動作特性の変化として現れなかった。よって、以下では、ネットワーク遅延が 1 ホップあたり 10 クロックの場合について議論する。

5.1 SOR

5.1.1 問題の性質

Even-Odd 法による差分方程式の求解プログラム。シミュレーションは 256x256 のグリッドを 32x64 のグリッドに領域分割し 2 タイム・ステップ処理を行い、並列実行部分のデータを収集した。分割されたデータ領域は、すべて共有データとして取り扱った。SCC の欠点である「不必要な Write-Back による性能低下」が発生する例である。

5.1.2 測定結果の詳細

SISC モデルでは、SCM の有無にかかわらずネットワーク・トラフィック量は一定となった。しかしながら、実行時間は SCM の有無で 9% の差が生じている。これは SCM が無い場合 (SI) は、同期点でデータの書




図6 SORの実行時間の内訳
 Fig. 6 SOR: execution time.




図7 SORのメッセージ数
 Fig. 7 SOR: number of messages.

戻しが集中するために非常に大きな同期待ちが発生するためである。SCM を設けた場合は、同じ量の書戻しをしたにもかかわらず、その書戻しが時間的に分散しているために計算と通信のオーバーラップが可能となり結果として実行時間が SI より短くなっている。

DISC モデルでは SCC の欠点が顕著に現れている。すなわち、SCM のライトバックにより、トラフィックは激増し、それにもなうライト待ち時間の増加のために SCM なしの場合 (DI) に比べて実行時間が増加している。この際、SOR ではネットワーク・トラフィックが倍近く増えているが、実行時間は 4% 増で収まっている。これは SISC モデルの場合と同様大半の WB 処理が他の処理とオーバーラップできているためである。

次に SISC モデルと DISC モデルを比較してみる。SCM の LRU エントリ数が同じ場合、実行時間は SISC モデルが 25% 長くなっている。この実行時間の差は、リード待ち時間の差からきており、本来共有される必要のないデータを共有データとして取り扱ったための不必要な無効化による性能低下である。この種の不必要なトラフィック増はプログラムの変更あるいは無効化方式の改良により、取り除くことが可能である。

図 8 ならびに図 9 は、プログラムの改良を行った例である。ここでは、各プロセッサに分割された領域の周辺部分のみを共有データとして扱っている。したがって、SISC モデルではデータの授受に必要な最小限のネットワーク・トラフィックのみが発生している。




図 8 最適化を行った SOR の実行時間の内訳
Fig. 8 SOR: execution time (after optimization).




図 9 最適化を行った SOR のメッセージ数
Fig. 9 SOR: number of messages (after optimization).

これに対して DISC モデルでは、コピーレンス制御のためのトラフィック（たとえば、書込み権獲得のアクノリッジ、無効化要求、WB 要求）が全体のトラフィックを増やしていることが分かる。その結果、SISC モデルは DISC モデルに対し最高 4% の速度向上を得ている。

また、このアプリケーションでは、アクセス・パターンが連続で、かつ、書込みを行う共有データのワーキング・セットが 32 を超えているため、LRU エントリ数の違いによる差は、SISC モデルではなし、DISC モデルでは WB 要求メッセージ数の減少に現れる程度で、実行時間の差は 1% 未満であった。

5.2 FFT

5.2.1 問題の性質

2048 個の複素データをブロック分割し並列処理を行った際のデータを収集した。重み係数は全プロセッサにあらかじめ与えられているものとした。data owner computes rule に基づいており、各プロセッサが書込みを行う共有データのワーキングセットは 32 ライン（16 ラインのダブルバッファ構成）である。

5.2.2 測定結果の詳細

ワーキングセットが 32 ラインであることから、SISC モデルでは LRU エントリ数 32 の場合、SCM がいない場合とまったく等価な結果がでている。LRU エントリ数 16 以下では WB のトラフィック数が増加しているが、通信と計算のオーバーラップにより、実行時間の差は $\pm 0.1\%$ 未満となり有意な差は見られなかった。




図 10 FFT の実行時間の内訳
Fig. 10 FFT: execution time.




図 11 FFT のメッセージ数
Fig. 11 FFT: number of messages.

DISC モデルでもほぼ同様に SCM を設けると実行時間が 0.3% 増加しているが有意差とは考えられない。LRU エントリ数 8 以下では、メモリからのライトバック要求が 0 となりそれに対応してリード待ち時間が短くなっている。しかしライト待ち時間が増加しているため全体での待ち時間が増えてしまった。これは以下の理由による。

FFT 計算が進んで、バタフライ演算の 2 要素がともに同一プロセッサ内に存在するようになると、それ以降はプロセッサ間の同期が不要となる。このため、LRU エントリ数 32 では、ライト要求の数が本質的に必要な最小の値となる。これに対して、LRU エントリ 32 未満では、不必要なライトバックのためライト要求数が増加する。

5.3 WATER

5.3.1 問題の性質

液体状態の水分子の挙動をニュートン方程式を用いてシミュレーションするプログラム。シミュレーションは 64 分子、2 タイム・ステップ処理を行い、並列実行部分のデータを収集した。分子を静的にプロセッサに割り当て並列処理を行う。分子の運動に関するデータが 1 分子あたり 600 Byte 必要である。各タイム・ステップでプロセッサは担当する分子の分子内の原子の運動を計算し、次に、自分から一定距離内にある他の分子との相互作用を求め、次状態を決定する。

5.3.2 測定結果の詳細

リード待ち時間は 10~20% 程度減少しているが、ライト待ち時間や、同期待ち時間の増加により、メモリ




図 12 WATER の実行時間の内訳
Fig. 12 WATER: execution time.




図 13 WATER のメッセージ数
Fig. 13 WATER: number of messages.

アクセス時間全体では、最高で5%弱の時間短縮となっている。また、メモリアクセス時間に比べ、計算時間が大きいので、全体としての処理速度の向上は最高で2%弱であった。

5.4 MP3D

5.4.1 問題の性質

モンテ・カルロ法を用いた希薄流体力学シミュレーション・プログラム。シミュレーションは4096粒子、両端が開放された $16 \times 16 \times 8$ の管内に、障害物として平らな板が存在する環境で、2タイム・ステップ処理を行い、並列実行部分のデータを収集した。各粒子は36 Byteの状態変数を、各グリッドは40 Byteの属性変数を持ち、各々静的に分散配置する。各プロセッサには一定数の粒子が割り当てられ、タイム・ステップごとに、他の粒子の状態との関係から自分の運動をシミュレートする。メモリアクセスパターンは、ほぼランダムであると考えられる。

5.4.2 測定結果の詳細

キャッシュサイズ1MBの場合、SCMを付加することで、最高で30%実行時間が短くなった。これは、WATERとは対象的に、メモリ・アクセスが支配的であるために現れた値である。SCCのライトバックにより、メモリがクリーンである確率が高くなったことによる、リード待ち時間の短縮であることが明確に判

断できる。

また、キャッシュ・サイズが64KB、256KB、1MBと増加するに従ってSCMの効果が顕著に現れてくる。これは、キャッシュ・サイズが小さい間は、キャッシュのキャパシティ・ミスによるデータのリプレースのため、SCMの有無にかかわらず、メモリが最新のデータを保持する確率が高くなったためである。

次に、LURエントリ数に関して、mp3dではエントリ数2および1でも評価を行った。その結果、キャッシュ・サイズ1MB、256KBでは、エントリ数の減少とともに実行時間が短縮され、エントリ数8で最短になった後、再び増加していることが分かる。これは、エントリ数4以下ではSCCのWrite-BackにともなうオーバーヘッドがRead Stall時間の短縮を上回ったためである。ただし、キャッシュ・サイズ64KBでは、エントリ数4までは実行時間が単調減少であるが、エントリ数2で実行時間が増加する。

なお、SCCの制御を簡単化するため、Write-Back対象のキャッシュ・エントリが非定常状態^{*}の場合、SCMからのWrite-Back要求を無効化(無視)する方針をとっている。そのため、エントリ数1ではエントリ数2の場合に比べ、ライト要求が減少し全体のメッセージ数が減少するという現象が現れている。

エントリ数1ないし2でのシステムの挙動は、ライトマージ機能付きライトバッファを設けたWT型キャッシュの挙動³⁾とはほぼ等価であると考えられる。

5.5 シミュレーション結果のまとめと考察

5.5.1 SISCモデルに関して

SCMを設けない場合(SI)、同期点でいっせいにdirtyなラインのWBを行うことによる、同期待ち時間の増加が見られた。これに対しSCMを設けた場合にはWBが時間的に分散して行われるため、WB処理と他の処理とのオーバーラップ可能となりWBにともなうライト待ち時間の増加はSI時の同期待ち時間の増加より少ないことが確認できた。また、ソフトウェアの静的解析が不十分で完全な最適化ができなかった場合(最適化なしのSOR)においても、SCMの動的制御により速度向上が得られることが分かった。

今回の評価ではSCMなしの場合、キャッシュ内のdirtyなラインの情報を管理するための実行時オーバーヘッドを無視しているが、実際にはこのオーバーヘッドが存在するため、SCMを設けることによる効果は今

^{*}メモリ・モデルをWeakとしたことにもなう発生する中間状態。たとえば、ライトミスヒットにともなうデータ・フェッチが完了するまでの状態(InvalidateからDirtyへ遷移する途中の状態等)。




図 14 MP3D の実行時間の内訳
Fig. 14 MP3D: execution time.




図 15 MP3D のメッセージ数
Fig. 15 MP3D: number of messages.

回の評価結果よりも大きいものと考えられる。なお、キャッシュの全検査を行う場合を考えると、この場合の実行時間は SISC モデルで SCM なしの場合の同期待ち時間にキャッシュ容量に比例する時間が加わったものとなり、SISC モデルがさらに有利であることが分かる。

5.5.2 DISC モデルに関して

SCM のライトバックにより WB 要求数が増加するが、リード待ち時間の有意な短縮を確認した。特に、メモリ・アクセスが処理時間を支配するような例 (MP3D) では、リード待ち時間の短縮により最大 30% 実行時間が短縮された。

また SCM には、不必要なライトバックを行うことによるライト待ち時間の増加がリード待ち時間の短縮を上回ると性能低下を招くという欠点もあるが、今回の測定結果では、最適化なしの SOR で最大 4%、それ以外では 1% 以下の性能低下であった。

さらに、SOR ではネットワーク・トラフィックが倍近く増えているにもかかわらず、実行時間が 4% 増で収まっていることから、大半の WB 処理が他の処理とオーバーラップできていることが分かる。また、リード要求の数が不変であることから、リード・ミスの増加がないことが確認できた。

今回評価は行っていないが DISC モデルにおいては、

3.4 節で述べたように、SCC のライト・バック処理を一時的に無視しトラフィックを抑制することができるため、不必要なライトバックにともなう性能低下は阻止可能であると考えられる。

5.5.3 SISC モデルと DISC モデルの比較

一般に SISC モデルでは、不必要な無効化のために DISC モデルより性能が低下すると考えられる。今回評価した SISC モデルでも、すべての共有データを同期点で無効化したために、SCM を付加しない DISC モデルに対して、SOR で 25%、FFT で 2% の実行時間増となった。しかしながら、プログラムを最適化し、不必要な無効化を削減することで SISC モデルが DISC モデルよりも高速になり得ることが確認できた。

6. ま と め

本稿では Write-Back 型の特徴であるライト・アクセスのマージ機能を保ちつつ、可能な限りキャッシュおよびメモリをクリーンな状態に保つことで、メモリ・アクセス・レイテンシの軽減を図る Self-Cleanup Cache (SCC) を提案し、ソフトウェア制御のコヒーレンス制御との組合せ (SISC モデル)、ならびに Full-map directory 方式のコヒーレンス制御との組合せ (DISC モデル) の 2 つの場合について評価を行った。

その結果、SISC モデルでは、SCC の動的制御によ

りライトバックのオーバヘッドが隠蔽できることを確認した。また、すべての共有データを同期点で無効化したにもかかわらず、プログラムの最適化によりディレクトリ方式に匹敵する性能が得られることも判明した。DISC モデルにおいては、SCM の早期 Write-Back により、プロセッサのリード待ち時間が短縮することを確認した。

今後の課題としては、SISC モデルに対しては、効率的なキャッシュ無効化方式の実装ならびに改良、DISC モデルに対しては、SCM の WriteBack がプロセッサのメモリアクセスをブロックしない SCM 制御方式の評価^{19),26),27)}、ならびに、プログラムからの明示的な指示による SCM の動的制御の導入などがあり、順次検討していく予定である。

謝辞 本研究で使用した並列システム・シミュレータは、細見岳生氏 (現 NEC, C&C システム研究所)、神尾潔氏 (現 Fuji Xerox) が京都大学在学中に作成したものをベースにしている。両氏に心から感謝の意を表す。また、日頃より有益なご意見をいただく、富田研究室の諸氏に感謝いたします。

なお本研究は一部、文部省科学研究費補助金 (重点領域研究 (1) 課題番号 04235103, 試験研究 (A) (1) 課題番号 06508001, 一般研究 (A) (2) 課題番号 06402059) による。

参考文献

- 1) Adve, S.V. and Hill, M.D.: Weak Ordering - A New Definition and Some Implications, Computer Sciences Technical Report, #902, Computer Sciences Department, University of Wisconsin-Madison, (1989).
- 2) Brantley, W.C., McAuliffe, K.P. and Weiss, J.: RP3 Processor-Memory Element, *Proc. 1985 Int'l. Conf. on Parallel Processing*, pp.782-789 (1985).
- 3) Chen, Y.-C. and Veidenbaum, A.V.: An Improved Write Buffer Design for a Write-through Cache, CSRD Report No.1105, pp.1-17 (1991).
- 4) Chen, Y.-C. and Veidenbaum, A.V.: A Software Coherence Scheme with the Assistance of Directories, CSRD Report No.1106, pp.1-22 (1991).
- 5) Cheong, H. and Veidenbaum, A.V.: A Cache Coherence Scheme with Fast-Selective-invalidation, *Proc. 15th Int'l. Symp. Comput. Architect.*, pp.299-307 (1988).
- 6) Cheong, H. and Veidenbaum, A.V.: A Version Control Approach to Cache Coherence, *Proc. Int'l. Conf. on Supercomputing '89*, pp.322-330 (1989).
- 7) Cheong, H. and Veidenbaum, A.V.: Compiler Directed Cache Management in Multiprocessors, *IEEE Computer*, Vol.23, No.6, pp.39-47 (1990).
- 8) Cheriton, D.R., Slavenburg, G.A. and Boyle, P.D.: Software-controlled Caches in the VMP Multiprocessor, *Proc. 13th Ann. Int'l. Symp. Comput. Architect.*, pp.366-374 (1986).
- 9) Dubois, M., Scheurich, C. and Briggs, F.A.: Memory Access Buffering in Multiprocessors, *Proc. 13th Ann. Int'l. Symp. Comput. Architect.*, pp.434-442 (1986).
- 10) Gharachorloo, K., Lenoski, D., Laudon, J., Gibbons, P., Gupta, A. and Hennessy, J.: Memory Consistency and Event Ordering in Scalable Shared-memory Multiprocessors, *Proc. 17th Ann. Int'l. Symp. Comput. Architect.*, pp.15-26 (1990).
- 11) 富田ほか: 超並列ハードウェア・アーキテクチャの研究, 文部省重点領域研究「超並列原理に基づく情報処理基本体型」第6回シンポジウム予稿集, 第4章 (1995).
- 12) 細見ほか: ソフトウェアとハードウェアのコヒーレンス制御を融合したキャッシュ・コヒーレンス制御, 情処研報 (ARC), Vol.93, No.20, pp.117-124 (1993).
- 13) 細見ほか: ディレクトリ型キャッシュコヒーレンスプロトコルの性能評価, 情報処理学会論文誌, Vol.37, No.2, pp.290-299 (1996).
- 14) Lenoski, D., Laudon, J., Gharachorloo, K., Weber, W.-D., Gupta, A., Hennessy, J., Horowitz, M. and Lam, M.S.: The Stanford Dash Multiprocessor, *IEEE Computer*, pp.63-79 (1992).
- 15) Min, S.L. and Baer, J.-L.: A Timestamp-Based Cache Coherence Scheme, *Proc. 1989 Int'l. Conf. on Parallel Processing*, pp.I-23-I-32 (1989).
- 16) Mori, S., Murakami, K., Iwata, E., Fukuda, A. and Tomita, S.: The Kyushu University Reconfigurable Parallel Processor Cache Architecture and Cache Coherence Schemes, *Proc. Int'l. Symp. on Shared Memory Multiprocessing*, pp.218-229 (1991).
- 17) Mori, S., et al.: A Distributed Shared Memory Multiprocessor: ASURA - Cache and Memory Architectures, *Proc. Supercomputing '93*, pp.740-749 (1993).
- 18) 森ほか: セルフクリーニング・アップ型ライトバック・キャッシュの提案, 情処研報 (ARC), Vol.93, No.49, pp.9-16 (1993).
- 19) Mori, S., et al.: An Proposal of Self-Cleanup Cache, KUIS Technical report, No.KUIS-95-

- 0006, Dep. of Information Science, Kyoto University (1995).
- 20) Protić, J., Tmašević, M. and Miltinović, V.: Distributed Shared Memory: Concepts and Systems, *IEEE J. of Parallel and Distributed Technology*, pp.63-79, Vol.4, No.2 (1996).
- 21) Singh, J.P., Weber, W.D. and Gupta, A.: SPLASH: Stanford Parallel Applications for Shared-memory, Tech. Rep. CSL-TR-91-469, Stanford Univ (1991).
- 22) Sandhu, H.S., Algorithms for Dynamic Software Cache Coherence, *J. of Parallel and Distributed Computing*, pp.142-157, Academic Press (1995).
- 23) Skeppstedt, J. and Stenström, P.: A Compiler Algorithm that Reduces Read Latency in Ownership-based Cache Coherence Protocols, *Proc. Parallel Architectures and Compilation Techniques*, pp.69-78 (1995).
- 24) 富田眞治: キャッシュ・コヒーレンス, 並列コンピュータ工学 5.3 節, pp.137-159, 昭晃堂 (1996).
- 25) Lebeck, A.R. and Wood, D.A.: Dynamic Self-invalidation: Reducing Coherence Overhead in Shared-memory Multiprocessors, *Proc. Int'l Symp. on Computer Architecture*, pp.48-59 (1995).
- 26) Alpha Architecture Handbook, Digital Equipment Co. (1992).
- 27) SuperSPARC User's Guide, Texas Instruments (1992).

(平成 7 年 9 月 5 日受付)

(平成 8 年 12 月 5 日採録)



森 眞一郎 (正会員)

1963 年生。1987 年熊本大学工学部電子工学科卒業。1989 年九州大学大学院総合理工学研究科情報システム学専攻修士課程修了。1992 年同大学大学院総合理工学研究科情報システム学専攻博士課程単位取得退学。同年京都大学工学部助手。1995 年同助教授。工学博士。並列/分散処理。計算機アーキテクチャの研究に従事。IEEE-CS, ACM 各会員。



福島 直人 (学生会員)

1972 年生。1995 年京都大学工学部情報工学科卒業。同年, 同大学大学院工学研究科修士課程情報工学専攻に進学。現在に至る。並列計算機アーキテクチャの研究に従事。



五島 正裕 (正会員)

1968 年生。1994 年京都大学大学院工学研究科情報工学専攻修士課程修了。同年より日本学術振興会特別研究員。並列計算機アーキテクチャの研究に従事。1996 年同大学大学院工学研究科情報工学専攻博士後期課程退学。同年より同大学工学部助手。



中島 浩 (正会員)

1956 年生。1971 年京都大学大学院工学研究科情報工学専攻修士課程修了。同年三菱電機(株)入社。推論マシンの研究開発に従事。1992 年より京都大学工学部助教授。並列計算機のアーキテクチャ, プログラミング言語の実装方式に関する研究に従事。工学博士。1988 年元岡賞, 1993 年坂井記念特別賞受賞。



富田 眞治 (正会員)

1945 年生。1973 年京都大学大学院博士課程修了, 工学博士。同年同大学工学部情報工学教室助手。1978 年同助教授。1986 年九州大学大学院総合理工学研究科教授。1991 年京都大学工学部情報工学科教授。計算機アーキテクチャ, 並列計算機システムに興味を持つ。著書「並列コンピュータ工学」「並列処理マシン」「コンピュータアーキテクチャI」など。電子情報通信学会, IEEE, ACM 各会員。本会理事。