

多重故障を対象とした故障診断システム

2 L - 3

浜田周治, 加藤公訓†, 須藤正彦†, 可知紀文
富士通株式会社, 富士通 VLSI 株式会社†

1. はじめに 加工技術の微細化にともない, VLSI 等の開発時における設計期間の短縮やコストの削減が重要になっている。また, 新品種立ち上げ時の障害は複数の故障が原因となっていることが多く, 効率のよい多重故障診断の手法を開発することが要求されている。これまでに幾つかの多重故障診断方法が提案されているが, 対象が縮退故障や短絡故障に限定されていたり [1], 専用のテスト入力が必要としたり [2], 計算時間が回路規模に対し指数的に増加する [3] といった問題があった。また, EB(電子ビーム) テスタによる方法 [4] においては, 外部ピンに比べ観測コストが高いことから測定点の絞り込みが重要である。DUT の外部出力における観測値から, 故障箇所指摘を行う方法 [5] は, 縮退/短絡故障が混在する多重故障においても高い確度で少なくとも一つの故障が見つかるものであり, テスト入力も単一縮退故障用のものでよい。今回, この手法に基づき運用システムを開発した。本稿では, 実現したシステムの概要を示し, 実デバイスでの評価結果よりその有効性を示す。

2. 診断システム 故障診断システムのフローを図1に示す。故障診断部は, LSI テスタから得たフェールリストと, ネットリスト, 仮定故障集合 FLT 及び, テスト入力集合 TP を入力として診断を行う。故障診断部は, 図の右側に記したように, 論理シミュレーションにより flt が存在する場合の tp での外部出力値を求める。その値と観測値とで不一致が多いほど小さくなるような評価関数により各 flt の評価値を算出していく。従って, 評価値の大きな flt から降順に列挙すれば, 上位にランクしているものほど実際に故障している可能性が高いものとなる。今回構築したシステムは処理の高速化を計るために, ある閾値より小さい評価値を持つ flt をドロップさせたり, テスト集合のうちフェールパターン近傍のみを処理するというも行っている。また, 診断部を, スキャン回路用と非スキャン回路用にわけ, 回路の

特性に応じた診断コア部を持つことで, 現実的な時間で処理することを可能にしている。更に, EB 等で故障が確認できた場合, この情報をフィードバックし再度診断を行うことで2つ目以降の故障の確度を上げることも可能となっている。

3. 評価 本システムの評価は正常回路を FIB で故障を作り, システムに診断させた。評価に用いた回路はスキャン回路 A(仮定故障数 107679, SCAN-FF 数 4134) と非スキャン回路 B(仮定故障数 15794) である。単一縮退故障の場合は, 当然であるがトップにランクされた。二重故障を挿入したとき, 1つ目の故障はトップであったが, 他方は 2500 と非常に低ランクであった。しかし, 1つ目の故障を診断部に認知させ再度診断を行うことで2つ目の故障はトップにランクされた。

4. むすび 単一縮退故障モデルによる多重故障診断手法 [5] をシステム化して評価を行ったところ, 実回路でも有効な結果が得られた。




図1: 診断システムフロー

表1: 実験結果

回路名	挿入故障	フェール数	診断結果	CPU 時間 (*1)
A	単一0縮退	8	1位	20min
B	単一0縮退	34	1位	60min
B	0縮退+1縮退	40	1位, 2500位	60min

*1: Sun7/300U-170 による

参考文献 [1] 山田輝彦 他.“組合せ回路における多重縮退故障の診断法”. 信学論 (D-I), Vol. J74-D-I, No. 1, pp. 50-57, Jan. 1991.
[2] 柳田宣広 他.“活性化入力対を用いた組合せ回路における多重故障の診断について”. 信学技法, Vol. CPSY92-69, No. FTS92-42, pp. 25-32, Dec. 1992.
[3] Miron Abramovici and Meivin A. Breuera. “Fault Diagnosis based on Effect-Cause Analysis: an Introduction”. Proc. 17th DAC, pp. 69-76, Jun. 1980.
[4] Teruo Tamama and Norio Kuji. “Integrating an Electron-Beam System into VLSI Fault Diagnosis”. IEEE Design & Test, 3, 4, pp. 23-29, Aug. 1986.
[5] 浜田周治 他.“単一縮退故障モデルによる論理回路の多重故障診断”. DA シンポジウム論文集, Vol. 94, No. 5, pp. 101-106, Aug. 1994.

Fault Diagnosis for Multiple Faults

Shuji Hamada, Kiminori Kato†, Masahiko Sudo†, Fuminori Kachi
FUJITSU LIMITED

1-1, Kanukodanaka 4-Chome, Nakahara-ku, Kawasaki 211, JAPAN
FUJITSU VLSI LIMITED †

1844-2, Kozoji-cho 2-chome, Kasugai-shi, Aichi 487, JAPAN