

ジオメトリプロセサ Procyon - 概要 -

4 F - 7

安里彰[†] 須賀敦浩[†] 久保沢元[†] 中山寛[‡] 木村康則[†][†](株)富士通研究所[‡]富士通株式会社

1 はじめに

3次元グラフィックス処理は、座標変換、ライティングなどのジオメトリ処理と図形の塗り潰しを行うレンダリング処理に分けられる。近年盛況であるパソコン用3Dグラフィックスボードでは、レンダリング用LSIを搭載し、主に3Dゲームの高速化を実現している。しかし、膨大な数のポリゴンデータを扱うCADや映像制作アプリケーションでは、現在の高速CPUをもってしてもジオメトリ性能が十分でない。このような背景の下、我々はジオメトリ処理を高速化するプロセサ「Procyon」の開発を行っている[1][2][3][4]。Procyonはホスト用とレンダリングプロセサ用に2個の標準バスインターフェースを有し、ホストから入力される図形頂点列に対してジオメトリ計算を実行し、その結果を後段のレンダリングプロセサに出力する。

Procyonは幾何計算を高速に実行するコアユニットと、外部とのインターフェースを担当するバスユニットから構成される。本論文では、コアユニットのアーキテクチャを中心に、Procyonの概要を解説する。

2 基本アーキテクチャ

2.1 命令実行方式

4並列VLIW方式を採用した。これは、ジオメトリ計算を高速化するには並列計算が必須であること、スーパースカラ方式は制御論理が複雑になるので避けたかったことが主な理由である。

Procyonの1命令は、並列に動作する4個の命令エレメント(各30ビット)で構成され、各エレメントの位置をスロットと呼ぶ。それぞれのスロット(A~D)で実行可能なオペレーションを表1にまとめた。浮動小数点演算はスロットA,Cで実行可能であり、各々のスロットで2個の演算器(Fpipe)を制御することができる。個々のFpipeは加算器と乗算器を1個ずつ含んでおり、これらは並列に動作する。従って、同時に実行可能な浮動小数点演算は最大8オペレーションになる。

また、ロードストアはスロットB,Dで、それぞれダブルワード(64ビット)の転送をすることができる。

Geometry processor Procyon - Overview -

Akira ASATO[†], Atsuhiro SUGA[†], Hajime KUBOSAWA[†], Hiroshi NAKAYAMA[‡], and Yasunori KIMURA[†]

[†]FUJITSU LABORATORIES LTD.

[‡]FUJITSU LTD.

2.2 命令セット

Procyonの命令エレメントは、汎用RISCプロセサが備えている標準的な機能の他、ポリゴン頂点処理やクリッピング判定などのジオメトリ計算に適した機能を加えた約120種類で構成される。

表1: 各スロットで実行可能なオペレーション

スロット A	スロット B
浮動小数点演算 FR転送	整数演算 ロードストア
スロット C	スロット D
浮動小数点演算 FR転送	分岐 ロードストア IR転送 実行制御

2.3 ブロック図

図1にコアユニットのブロック図を示す。2個の浮動小数点レジスタファイルのうち、FR0はDataRAM0と、FR1はDataRAM1とのみロードストア可能な構成になっている。整数レジスタファイルIRはいずれのDataRAMともロードストアできる。コアユニット内の主なリソースについて表2にまとめた。




図1 コアユニットのブロック図

表2: コアユニット内部のリソース

リソースの種類	個数・サイズ
整数レジスタ (IR)	32bit x 16word
浮動小数点レジスタ (FR0,1)	32bit x 32word x 2 個
命令メモリ (CodeRAM)	64KB
データメモリ (DataRAM)	8KB x 2 個
32bit 浮動小数点パイプライン	4 個
積和演算用 ACC レジスタ	32bit x 8 個
32bit 整数パイプライン (IADD)	1 個
16bit 加算器 (ADR)	1 個

2.4 演算パイプライン

浮動小数点数の積和計算 (fmac) は 6 段、それ以外の全ての命令は 4 段のパイプラインで実行される (図 2)。レイテンシは、整数演算が 1、浮動小数点演算が 2、ロードが 3 である。浮動小数点の 4x4 行列と 4 要素ベクトルの積は、パラレル演算を行なうことにより、8 命令で実現できる (図 3)。




図2 パイプラインステージ




図3 行列とベクトルの積

3 アーキテクチャの特徴

3.1 ソフトウェアによるバイパス指定

Procyon の大きな特徴に、ソースオペランドを受け取るバイパスの命令コードによる指定がある [2]。

これにより、命令間の依存関係の解析からハードウェアは完全に解放される一方で、ソフトウェアの負担が増すことになるが、コンパイラーの命令スケジューリングプロセスでは本来そのレベルの最適化を行なっているので、大きなオーバヘッドにはならないと判断した。

また、アセンブリプログラマに対しては、開発支援ツールによって負荷の軽減を図っている [3]。

3.2 命令コードのコンパクション

VLIW プロセサ特有の問題に nop の増大がある。Procyon では限られた容量の CodeRAM を有効に活用するため、長短命令方式による命令コードコンパクションを採用した [1]。

4 性能

表3に示す前提条件でサンプルコードを記述し、Procyon の性能評価を試みたところ、ポリゴン 1 個あたりの幾何変換処理に要するステップ数は、48 であった。この数値は、125MHz の動作周波数では 2.6M ポリゴン / 秒に相当する。

表3: 性能評価の前提条件

ポリゴン形状	三角形ストリップ
入力	各頂点の XYZ 座標と法線ベクトル
計算条件	平行光源 2 個、環境 + 拡散反射 表裏判定、クリップ判定あり

5 今後の課題

実機による性能評価と、アーキテクチャの特徴の章で述べた項目の実コードによる評価を行なっていきたいと考えている。

参考文献

- [1] 岩田他, “ジオメトリプロセサ Procyon - コンパクション方式 -”, 第 55 回情報処理学会全国大会, 1997.
- [2] 新井他, “ジオメトリプロセサ Procyon - ソフトウェアバイパス制御方式 -”, 第 55 回情報処理学会全国大会, 1997.
- [3] 西本他, “ジオメトリプロセサ Procyon - ソフトウェア開発環境 -”, 第 55 回情報処理学会全国大会, 1997.
- [4] 西崎他, “ジオメトリプロセサ Procyon - コンパイラー -”, 第 55 回情報処理学会全国大会, 1997.