

高位合成ツール Archist (1)

— 概要とユーザインタフェース —

3L-1

大村昌彦 東田基樹 石川淳士

三菱電機 (株) システム LSI 開発研究所

1. はじめに

LSIのアーキテクチャ設計を支援する高位合成の技術が、近年重要性を増してきている [1]。高位合成ツールを用いれば、設計者はC言語でプログラムを作成するように、アルゴリズムレベルの動作記述を作成するだけで、その動作を実現するRTL記述を自動的に得ることができる。従来の人手による設計ではRTL記述の作成に多くの時間と労力を費やしていたが、高位合成の技術を導入することによりその作業が大幅に軽減できる等のメリットがある。

我々は、高性能DSPのアーキテクチャ設計を支援する高位合成ツール Archist (Architecture Synthesis Tool) を開発している。我々が想定しているDSPにおいては、高スループットのパイプライン制御が要求されるため、Archistではパイプライン・アーキテクチャの合成機能を実現している [2]。

2. Archist を用いた高位合成

Archistを用いた高位合成の流れを図1に示す。Archistの入力となるのは、動作レベルのVerilog-HDLである。まず入力記述の構文解析が行なわれ、その記述が正当であると判断されれば、内部データであるコントロール/データフローグラフ(CDG)への変換が行なわれる。ここで動作記述表示プログラムを用いて、CDGの構造を視覚的に確認し、記述の最適化等を行なうことができる。

次に、実現される回路で用いられるモジュール(演算器やメモリ等)の面積や遅延時間に関する情報




図1. Archist を用いた高位合成の流れ

を記述したライブラリの指定を行ない、それぞれのモジュールの使用可能な個数を制約条件として与える。この条件下でクロック周期を指定して高位合成プログラムを実行すると、RTLのVerilog-HDL記述とブロック図データが得られる。構造記述表示プログラムを用いて、合成結果の簡単な確認を行なう。結果をより詳細に検証するためには、得られたRTLのVerilog-HDL記述を用いてシミュレーションを行なう。検証結果が仕様を満足していると判断されたならば、論理合成の工程に移る。高位合成の結果に問題がある場合は、制約条件を変更したり動作記述を変更したりして、再度合成を行なう。

3. Archist のユーザインタフェース

Archistは、入力の動作記述に対する内部データであるCDGをグラフィカルに表示するプログラムと出力のRTL記述に対するブロックレベルの構造記述をグラフィカルに表示するプログラムを備えて

いる。図2及び図3に表示例を示す。動作記述をグラフィカルに表示することにより、制御構造やデータの流が理解でき、制約条件の設定・変更及び動作記述の変更の手助けとなる。構造記述をグラフィカルに表示することにより、合成結果を容易に確認することができ、複数の結果の中から最適なものを選ぶ際の手助けとなる。また、Archistの統合ユーザインタフェースにおいては、構文解析、動作記述表示、合成、構造記述表示等の各プログラムを起動したり、クロック周期、制約条件等の設定を行ったりする操作を、メニューから選択することにより容易に行なえる。このようなユーザインタフェースは、設計者の負担を軽減し、アーキテクチャ設計の効率化に貢献する。またこれに伴って、より多くのアーキテクチャを容易に比較・検討できることになるので、設計の品質も向上すると期待される。

動作記述表示プログラムにおいて、 $i=i+1$ という記述を $i++$ に変換する等、記述の最適化を行なうことができる。Verilog-HDLではC言語とは異なり、前者の記述しか許されない。モジュールの面積や遅延時間を考慮すると、この変換が有効な場合が多い。また、パイプライン制御を適用する箇所を指定することができる。これは通常、for文やwhile文等のループ記述に対して適用する。

構造記述表示プログラムにおいては、実際に使用されたモジュールの種類や個数、接続関係等を視覚的に確認できる。また、シミュレーション機能を用いると、どの状態でどのモジュールが動作しているかということを知ることができる。さらに、CDG上の演算がブロック図上のどのモジュールで実現されているかを示す機能、ブロック図の演算モジュールが動作レベルのVerilog-HDLにおいてどの記述に対応しているかを示す機能などが備えられている。

4. おわりに

Archistは、DSPのようにパイプライン制御により高性能化を実現する装置の設計に用いられる。本




図2. 動作記述表示プログラム




図3. 構造記述表示プログラム

稿で紹介したユーザインタフェースは、Archistを用いたアーキテクチャ設計の効率化及び設計品質の向上に寄与するものと期待される。

参考文献

- [1] Bergamaschi, R. A. *et al.*: A System for Production Use of High-Level Synthesis, IEEE Trans. VLSI Systems, Vol.1, No.3 (1994).
- [2] 東田 他: 高位合成ツール Archist(2), 本大会予稿集, 3L-02 (平成6年9月).