

並列性向上を意識した大域最適化の方法と実装

5G-4

遠藤浩太郎、竹内陽一郎、境隆二

(株)東芝 情報・通信システム技術研究所

1 はじめに


スーパースカラ、VLIWなどの並列アーキテクチャをもつ計算機ではコンパイラが命令を並列にスケジューリングして性能を引き出している。一方、並列スケジューリングに先立って、コンパイラはループ不変式の削除、強度軽減、共通部分式の削除などの最適化（スカラ最適化）も行っている。

スカラ最適化は計算機アーキテクチャに依存しない技術であるが、従来のように逐次実行することを前提としている場合には、並列アーキテクチャに適さないコードを生成することがある。こういった場合、並列スケジューリングによって並列度をあげることが困難となり、従って最適化アルゴリズムにおいて並列アーキテクチャを前提としたスカラ最適化が必要となる。


2 並列化の障害とスカラ最適化での対策

並列化の障害のひとつはレジスタの依存関係である。レジスタの依存関係はプログラムの意味から発生する本質的な前後関係なので、これを取り除くためにはスカラ最適化での式の変形が必要である。例えば（図2）では演算の順序を変えて式の高さを最小とすることにより並列度が上がっている。また（図4）では演算を畳み込むことによって並列度が上がっている。


もうひとつの並列化の障害はメモリアクセスの依存関係である。レジスタ間接アドレッシングによるメモリアクセスは他のメモリアクセスとの独立性が明らかでないために並列化の妨げとなる。メモリアクセスの独立性を保証するためにはアドレスの解析が必要であるが、アドレスを畳み込まれた式とするスカラ最適化でその解析が可能となる（図5）。



(図1) 並列性のあるループ




(図3) ループ内の計算を展開



(図4) 演算の畳み込み

(図5) ストアとロードは独立

Global optimization strategy to improve the parallel scheduling effect
 Kotaro Endo, Yoichiro Takeuchi, Ryuji Sakai
 TOSHIBA Corporation



```

DO
  t1 ← [a + 8 × i + 4]
  t2 ← [a + 8 × i + 12]
  t3 ← [a + 8 × i + 20]
  t4 ← [a + 8 × i + 28]
  [a + 8 × i] ← j × t1
  [a + 8 × i + 8] ← j × t2
  [a + 8 × i + 16] ← j × t3
  [a + 8 × i + 32] ← j × t4
  t ← t4
  i ← i + 4
WHILE (i < 100)

```

(図6) ループアンロール

```

r1 ← a + (8 × i)
r2 ← (a + 4) + (8 × i)
r3 ← (a + 8) + (8 × i)
r4 ← (a + 12) + (8 × i)
r5 ← (a + 16) + (8 × i)
r6 ← (a + 20) + (8 × i)
r7 ← (a + 24) + (8 × i)
r8 ← (a + 28) + (8 × i)
DO
  t1 ← [r2]
  t2 ← [r4]
  t3 ← [r6]
  t ← [r8]
  [r1] ← j × t1
  [r3] ← j × t2
  [r5] ← j × t3
  [r7] ← j × t4
  i ← i + 4
  r1 ← r1 + 32
  r2 ← r2 + 32
  r3 ← r3 + 32
  r4 ← r4 + 32
  r5 ← r5 + 32
  r6 ← r6 + 32
  r7 ← r7 + 32
  r8 ← r8 + 32
WHILE (i < 100)

```

(図7) 並列性を意識した強度軽減

スカラ最適化で演算を畳み込んで式としてとらえるという方法が、レジスタの依存関係を解消する効果をもち、また式の変形によって並列度を向上させることができ、さらにメモリアクセスの独立性の判定にも有用であるということができる。

3 具体例 - ループアンロール

スカラ最適化によって並列度が顕著に向上する例としてループアンロールをあげる。仕組みはループ内の計算を展開するだけの単純なものであるが、スカラ最適化の機能により並列度が向上する。

例として(図1)のループを考える。展開した直後の(図3)ではiのインクリメントが壁となってこのままでは展開前と並列性は変わらない。つぎの(図6)では演算の畳み込みとレジスタリネーミング、そしてアドレスの解析が行われ並列度が向上した。最後に強度軽減が行われた(図7)。ここで並列性を得るためそれぞれのアドレス式ごとに強度軽減を行っている。

参考として当社VL2000シリーズ(4並列VLIWマシン)での並列スケジュールをした結果を(図8)に示す。

4 今後の課題

スカラ最適化による並列度の向上には物理レジスタの使用量が増えるという問題がある。例えば(図2)では少なくとも1個の物理レジスタを余分に必要としている。限界を越えたレジスタの使用はスピルの発生を引き起こし、性能を劣化させる。またこの問題はそほかの大域最適化によっても引き起こされうるので、レジスタ使用量を増加させるそれらの要因を総合して調整する方法の確立がこれからの課題である。

参考文献

- (1) Chow, F. A Portable machine independent global optimizer Ph.D. dissertation, Stanford University, 1984.
- (2) 竹内陽一郎, 境隆二 微視的並列度向上のための中間コード最適化戦略 情報処理学会第43回全国大会, 1991

```

add(r3, #28, r8)    sll(r0, #3, r1)    add(r3, #12, r7)
add(r3, #4, r4)     add(r3, #16, r14)  add(r3, #24, r6)  add(r3, #20, r13)
movrh(r2, f0)      add(r13, r1, r5)  add(r3, #8, r13)  add(r4, r1, r4)
add(r6, r1, r12)   add(r0, #9, r6)   add(r8, r1, r9)   add(r0, #4, r8)
add(r14, r1, r14)  add(r7, r1, r13)  add(r13, r1, r15) add(r1, r3, r7)
LOOP:
fld([r4], f1)      tstgt(r6, #100, 0)
fld([r13], f2)     add(r4, #32, r4)   add(r6, #4, r6)   fmul(f0, f1, f1)
fld([r5], f2)      mov(r8, r0)       fst(f1, [r7])    fmul(f0, f2, f1)
fld([r9], f2)      add(r7, #32, r7)  fst(f1, [r15])   fmul(f0, f2, f1)
add(r9, #32, r9)   add(r1, #32, r1)  fst(f1, [r14])   fmul(f0, f2, f1)
add(r12, #32, r12) add(r13, #32, r13) fst(f1, [r12])   [0f]branch(#LOOP)
add(r15, #32, r15) add(r5, #32, r5)  add(r14, #32, r14) add(r8, #4, r8)

```

(図8)