

8M-6

トップダウン設計手法向き仮想遅延精度の向上

野地保* 浦野真帆* 濱田英幸* 三浦永**

*三菱電機(株) **三菱電機エンジニアリング(株)

1.はじめに

我々は論理合成ツールを主体とした、トップダウン設計手法の確立を目指している。本論文ではトップダウン設計手法の確立の一ステップとして仮想遅延精度向上のための手法について述べる。

トップダウン設計では規模の大きな回路をいかに効率良く設計するかが問われている。そのためには、配置配線後に生じるタイミングエラーによる後戻りを軽減させるため、仮想遅延精度の向上を図る必要がある。ここでは、配置配線実行前に配線長を有効に予測する方法を調査し、仮想検証の精度を高めることを検討した。

本稿では特に、半周長予測式とファンアウト調整について述べる。なお、「半周長予測式」は領域指定のレイアウトに容易に適用することができる。

2.半周長による配線長予測方法

LSI設計における配線長予測式として種々考えられるがデータの扱い易さなどから半周長から予測する方法を採用し検討した。

f点間ネットの配線長lは各点を含む領域の半周長H(領域の縦長+横長)で近似されると仮定すると、参考文献[1]より、次式で与えられる平均値で近似される。 $l=H(f-1)/(f+1)$ --式(0)

2.1.データの収集と予測式の検討

この式(0)はゲートの配置が独立であるという前提に基づいた特別な場合であるので式は次のように補正できると仮定する。

$$l=H\{a(f-1)/(f+1)+bn+c\}$$
 --式(1)

ここで各条件を次のように定義する。

H:指定領域の半周長(領域指定なし及び領域外配線はI/O部を除くチップ全体で計算)

f:ファンアウト数+1

n:セル利用率=使用ゲート数/面積

a,b,c: 正定数

式(1)について、実際の配置配線結果から次のデータを集計し、正定数a, b, cを算出する。

- ・ H=半周長(配置配線領域の縦長+横長)
- ・ f点間ネットの平均配線長(配線本数、配線長)
- ・ 使用ゲート数

使用した配置配線プログラムでは特定のネットについて領域指定を行なって配置配線させる機能がある。ここでは領域指定を行なったネットについてはその領域毎に集計を行ない、領域の半周長を予測に使用した。指定のない場合はチップマスタの大きさで算出した。

サンプルデータは53グループ/113000ネットをファンアウト数毎に集計した490データ。サンプルネット数が3以下のデータは有効でないのみなし除外した。

各データの配線長よりaの平均値(a=0.30)を求め、これを代入して求めた予測配線長と実配線長の標準偏差は2565.34--標準偏差[σ1]。

b, cについても同様に標準偏差を求めたが、標準偏差[σ1]より良い結果は得られなかった。以後、b, cについては省略する。

2.2.予測式の補正

aの値にはfの値によって偏りが見られる。aの値がfによって変化する理由は、半周長に半周長線分上に乗らない点への枝を考慮していないためである。これを考慮して予測式を補正する。式(1)に枝の配線長を加えると、式(1)+1/2×Ha(f-1)/(f+1)×(f-2)/(f-1)

$$=H\{a(1.5f-2)/(f+1)\}$$
 --式(2) (a=0.30)

この予測式で求めた予測配線長と実配線長の標準偏差は2185.49--標準偏差[σ2]

これは標準偏差[σ1]値より良い結果といえる。図1に半周長予測式(2)の予測値と実データの分散を示す。




図1.半周長予測式(2)の予測配線値と実データの分散

2.3. 従来の配線長予測式との比較

従来の配線長予測式はファンアウトfの一次式で近似される。従来の配線長予測式と実データとの隔たりを求めるとその標準偏差は

4405.36 --標準偏差[σ3]

図2に、従来の予測値と実データの分散を示す。




図2. 従来の予測配線値と実データの分散

これは標準偏差[σ1],[σ2]の値に比べて大きく、従来の予測式では実配線長との隔たりが大きくなっていることを示す。また、従来の予測値では実配線長との隔たりバラツキが大きく、配線長が長めに予測される傾向がみられる。これはタイミング検証のホールドタイムが大きめに予測されることを示し、レイアウト設計後のタイミング検証において、ホールドタイムエラーが発生しやすいことを示す。

3. 半周長予測式のトップダウン設計適用への検討


後戻りのない設計のためには、合成後の回路においてファンアウトエラーを回避しなくてはならない。

式(2)より、あるセルの最大許容負荷容量Lmaxについて次の式がなりたつ。

$$L_{max} \geq \alpha [Ha(1.5f-2)/(f+1) + \sum fc] \text{ --式(3)}$$

(a=0.30, H:半周長, f:ファンアウト数+1, Σfc:ピン容量、α:補正係数(設計上のマージン))

右辺は、配線容量を含めたファンアウト毎の負荷容量。



H=20000での許容ファンアウト =4
従来の予測式での許容ファンアウト =6
H=10000での許容ファンアウト =10

図3. 配線容量を含めたファンアウト毎の負荷容量

試みに2種類の半周長Hによるグラフと従来の予測式によるファンアウト毎の容量を図3に示す。ここであるセルの最大許容負荷容量値が破線...で示されるとすると、このセルの許容ファンアウトは半周長Hの値により変化してくる。このためにはブロックサイズ(半周長H)に応じたファンアウト制限が必要となってくる。

4. 考察

予測式(2)の結果(図1)について尖度(注)を求めると尖度=7.60>3でこの分布は正規分布よりも鋭い(サンプルが中心に偏っている)。式(2)の標準偏差値2185μmの誤差は遅延値で表すと、0.8μmのCMOSの標準偏差で0.161ns。この誤差に79.0%のネットが納まる。

半周長予測式による予測式の改善のための方法としては、2.3.予測式の補正で述べた以外についても確率的な手法で式を補正してゆくことと、確率的な手法だけでは補正できない実配線長の偏り(配線階層、配置配線領域内の配線の比率の考慮、領域の縦横比等)を統計的に解析してこの予測式に適用する方法がある。

5. おわりに --提案と今後の展開--

レイアウト実行前に比較的容易求められる半周長を用い、それによる配線長予測式を検討した。実データを用いてこの予測式を検証したところ、従来使用している予測式より偏りの少ない結果を得ることができた。

今後はより多くのデータで予測式の改善を検討するとともに、この予測式をトップダウン設計のフローで実現するためにツールの改良及び試行を行ない実チップへ適用してゆく。今後の検討項目をまとめると次のとおりである。

- ・チップマスタ、配線層、領域の縦横比等による影響についても検討し、予測式を改善する。
- ・半周長の大小による考慮(セルのドライブ能力/ファンアウト制限を変える等)を取り入れる。
- ・min/maxの条件のチェック毎に予測式を変える。
- ・本予測式を適用するには半周長を予測する必要がある、そのために、フロアプランの適用を検討する。

これらの仮想遅延精度の問題の解決により、次世代のLSI設計としてのトップダウン設計手法の早期実現が可能であると考えられる。

(注) 尖度とは、分布の尖り具合を示す指数で分布の標準偏差と分散から求められる。正規分布の尖度は3で尖度が3より大きい分散は分布の偏りが平均に集まっていることを示す。

(参考文献) [1] 今井他【ランダム配置に基づいた配線予測式】三菱電機 (1983)