

BUS構造型論理装置における 2M-2 論理シミュレーション方式の考察

浦城恒雄 森田正人 大石志郎 志川英雄 小熊敏雄 (株)日立製作所
藤野 勝 鈴木和夫 (株)日立コンピュータエレクトロニクス

1. 概要

汎用マイクロプロセッサをエンジンとする論理装置では、通常BUSと呼ばれる信号路を介して、プロセッサと入出力装置・メモリが接続され、これをBUSコントローラで制御する構造を持っている(図1)。

入出力装置等のLSI化に伴い、設計段階での論理不良摘出手段として、論理シミュレーションが用いられているが、ここではBUSの周辺論理を構成するLSIの論理シミュレーションを効率的に行う手法について報告する。




図1. BUS構造型論理装置

2. 従来の手法

従来、LSI単体レベルのシミュレーションとして、LSIの各入力ピンに対し、それぞれHighあるいはLowの信号パターンを作成し、これを入力として内部論理のシミュレーションを行い、さらに、周辺回路とのインタフェースの整合を確認するため、装置全体の論理回路データを使用して、論理シミュレーションを行っていた。

このような方法では、LSI単体レベルの場合、各入力ピンに対してテストデータが必要となるため、テストデータが多くなる上、周辺回路とのインタフェースの確認には、装置全体の論理回路の完成を待たねばならない。又、装置全体の論理シミュレーションを行った場合、論理規模が大きくなるため、テストデータの作成が複雑となり、計算機処理時間も長くなるという問題があった。

3. 簡略モデルの導入

従来手法の問題は、LSI単体レベルの簡単なモデルと装置レベルの複雑なモデルの間に大きな隔たりがあり、この中間を埋める効率的なモデルがないことであった。そこで複雑なモデルを簡単なモデルの集合で置換すべく、中間的なモデルを導入し、論理検証の効率化を検討した。具体的には、メインメモリ及びBUSコントローラを含むプロセッサ部に相当する機能レベルのソフトウェアモデル(以下、簡略モデル)を作成し、これを用いて、BUSに接続するLSIの論理シミュレーションを行う方式を検討した。図2に簡略モデルを用いた論理シミュレーションの構成を示す。




図2. 簡略モデルを用いた論理シミュレーションの構成

図3は簡略モデルの概念を表したものである。簡略モデルは、モデル化対象論理と同じく大きく3ブロックの構成であるが、論理動作を行なうマイクロプロセッサ部及びBUS制御部は、更に小さな処理単位の集合体とする。この処理単位は、それぞれ1処理サイクルのタイミングを、論理動作記述言語ONE X言語¹⁾で記述したものであり、機能が簡略化されている。




図3. 簡略モデルの概念図

4. 試用例

図4に、簡略モデルを用いた論理シミュレーションの手順を示す。

(1) 準備段階:

論理装置のBUSインタフェース仕様書が出来た時点より、回路設計とは独立に簡略モデルの作成を行う。

(2) 単体レベル検証段階:

簡略モデルにLSIの論理回路データを接続し、簡略モデルのメモリに格納したテスト命令列により、LSI内部及びBUSインタフェースの整合を確認する。簡略モデルの導入により、従来の装置レベル並みの検証を個々のLSI毎に 並行に行うことが可能である。

(3) 装置レベル検証段階:

個々のLSIについて単体レベルの検証を並行に行った後、複数のLSI・周辺回路を接続して、各回路間のインタフェースの整合及びBUS上での競合動作を最終的に確認する。




図4. 簡略モデルを用いた論理シミュレーション手順

5. まとめ

簡略モデルを用いた論理シミュレーションを試行した結果、BUSインタフェースを含む論理の検証に有効であることを確認した。又、同一BUS仕様であれば、他の周辺回路・装置にも繰り返し使用が可能であるため、汎用性が期待出来る。

6. 参考文献

- 1) 三善他: 「論理シミュレーションのための機能レベル論理記述言語」
情報処理学会第24回全国大会