

6X-1 細粒度並列計算機 NLITH の概要

塩野賢二¹ 松永幸三² 小松秀昭³ 深澤良彰² 門倉敏夫²
 Kenji SHIONO Kozo MATSUNAGA Hideaki KOMATSU Yoshiaki FUKAZAWA Toshio KADOKURA

¹三菱重工業(株)
 MITSUBISHI HEAVY INDUSTRIES, LTD.

²早稲田大学 理工学部
 Waseda University

³日本アイ・ピー・エム(株)
 IBM Japan, Ltd.

1. はじめに

より高速にプログラムを実行したいという要求を満たすため、種々の並列計算機システムが研究・開発されてきた。システム・プログラム等の様に、陽には並列性を含まないプログラムにおいても、3~4命令程度の並列性を含んでおり^[1]、これらを並列に実行させるアーキテクチャも、成果を上げつつある^[2]。

我々が提案しているNLITH(N Lane Instruction Thread computer)では、単一のプログラムを実行するために、複数のPEが各々独自の命令ストリームをもつ。この各命令ストリーム間では、同期を必要とする場合のみ、同期をとる。

2. NLITHの基本原理

NLITHでは、各PEはそれぞれ固有の命令ストリームを持っており、それぞれの命令ストリームを独立して実行する。同時に実行されなければならない命令をハードウェア・タグによって指定することにより、命令間の同期をとる。これによって、命令の種類により実行所要時間が異なる場合や、キャッシュ記憶を使用している場合などコンパイル時には実行所要時間が確定しない場合にも、無駄な実行待ち時間を短縮することができる。

また、NLITHでは同期をとるためのタイミング合せの無駄な命令を挿入する必要がないので、命令としてフェッチしなければならないデータの量を少なくすることができ、バスの利用率を抑えることができる。

3. 命令の制御機構

(1) syncビット

例えば、図2(a)の様な命令列を2つのPEで実行させると図2(b)の様になる。

図2中のタグsをsyncビットと呼び、これによって指定された命令は、ハードウェアによって、必ず同時に実行されることが保証される。したがって、fmul命令の結果がr1に格納される前にadd命令が実行されることはない。


```
fmul r1, r2, r3
add r4, r1, r5
sub r6, r1, r7
(a)
```



(b)

図2: syncビットの例1

```
LBL1: add *, *, *
      fmul *, *, *
      :
      sub *, *, *
      jmp LBL1
(a)
```



(b)

図3: syncビットの例2

また図3(a)様な命令のシーケンスを2つのPEで実行すると、図3(b)の様になる。

PE1がブランチ命令を実行すると、すべての

PEの制御がLBL1に移る。したがって、このプログラムを正しく実行するためには、ジャンプ命令とsub命令を同期させる必要がある。

(2) マルチプル・ジャンプ

同時に複数のジャンプ命令を実行するのが、マルチプル・ジャンプである。本来一つ一つ順次評価しなくてはならなかったジャンプ命令が、1回の評価で済むようになる。

例えば、図4(a)のような命令列があったとする。これをシークエンシャルに実行した場合には、最大で3サイクル必要である。しかし、これらの命令を、図4(b)の様に、3つのPEに割り当てて実行させると1サイクルで実行可能になる。




図4：マルチプル・ジャンプ

この時、複数の条件が真になると、上に置かれている命令を実行した結果を優先させなければならぬ。

ここで、全部のPEが同じ論理アドレスにジャンプするので、アドレスを合わせるためにnop命令を挿入する必要がある場合がある。例えば、図5の様に、LBLの位置にジャンプして来る場合を考える。




図5：skipビットの例

ジャンプ命令がいずれかのPEで実行された場合、すべてのPEが同じ論理アドレスにジャンプする。したがって、論理アドレスを合わせるために、図5中の波線で示すように、nop命令を挿入しなければならない。

このとき、この命令列を前から順に実行して

きた場合、図5中の波線で示したnop命令は、ただ時間を浪費するだけである。このような無駄をなくすために、タグ中に図5のxで示すskipビットを用意する。skipビットの立っている命令は、インストラクション・パイプラインには取り込まれず、次の命令がフェッチされる。

(3) 部分同期

これまでは、すべてのPEが一斉に同期をとる(全同期方式と呼ぶ)ことを考えた^[3]。しかし、実際には、全てのPEが同期を取る必要がない場合もあるので、同期機構の発展形として、部分同期方式を導入する。これは、特定のPE間のみでの同期を指定できる様にしたものである。

例えば、図6(a)の命令列は、部分同期を用いることにより、図6(b)の様に各PEに割り当てられる。

部分同期方式を導入することにより、無駄な同期待ちの状態を無くすることができ、より効率的な処理を期待できる。

```

add r1, r2, r3
fmul r3, r4, r5
add r3, r6, r7
fmul r7, r8, r9
sub r7, r10, r11
sub r5, r12, r13
    
```

(a)




図6：部分同期

4. 参考文献

[1] H. Hagiwara, S. Tomita, S. Oyanagi, K. Shibayama: "A Dynamically Microprogrammable Computer with Low-Level Parallelism" IEEE Trans. on Comp., Vol. C-29, No. 7, pp. 577-595(1980)

[2] 「特集：マイクロプログラミング」 情報処理, Vol. 28 No. 12 (1987)

[3] 松永、小松、深沢、門倉：「複数の命令ストリームを持つコンピュータのアーキテクチャ」 信学技報, Vol. 89, No. 55, CPSY89-7 (1989)