

# AIプロセサのためのツインレジスタアーキテクチャ

2W-1

場 司, 前田 賢一, 高宮 健, 斎藤 光男

(株) 東芝

### 1. はじめに

我々は、Prologのバックトラックを高速化するためにツインレジスタアーキテクチャを開発した。本アーキテクチャは、バックトラック処理の本質であるレジスタ内容のスタックへの退避/復帰を高速に行なうメカニズムをサポートする。これまでに我々は高速AIプロセサIP704の開発を行なってきた。IP704は、WAM(Warren Abstract Machine) [WAMM] が提唱する命令セットを効率良く実行するプロセサである。我々はツインレジスタアーキテクチャの有効性を評価するために、これをIP704上を実現した。本報告ではツインレジスタアーキテクチャの概念、実現方法、評価結果について述べる。

### 2. バックトラック動作

Prolog実行過程で、同一のヘッドを持つ複数の候補節を順番に調べていく場合、ローカルスタック中にチョイスポイントを生成し、現在のレジスタの内容を退避する必要がある。これらは候補節を調べる各々の処理に対する情報となる。ある一つの候補節の同一化に失敗するとバックトラックし、チョイスポイントの情報をレジスタに復帰した後、次の候補節を調べる。チョイスポイントのサイズは最低7ワードであり、チョイスポイントのアクセス頻度はメモリアクセス全体の20~30%である [TICK85]。そのためバックトラック時のメモリアクセス回数を削減することはPrologの高速実行のために効果がある。RISCプロセサの中には、多重レジスタウィンドアーキテクチャを採用するものがあるが、WAMのバックトラックサポートのためには適していない。シャドウレジスタアーキテクチャはWAMのバックトラックに向いているが、これを実現するためには大規模なハードウェアが必要となる。

### 3. ツインレジスタアーキテクチャ

#### 3.1 概念

ツインレジスタアーキテクチャの特徴を以下に示す。

- (1) 仮想的な無限個のレジスタファイルの実現。
- (2) caller-callee 間でレジスタ内容が変化しない。
- (3) 自動的にレジスタ退避/復帰を行なうハードウェア。
- (4) 比較的小規模なハードウェア。

ツインレジスタで実現しようとする仮想的な無限個のレジスタファイルの例を図1に示す。Prologにおいてある候補節の同一化を開始する動作がcallに対応し、逆にバックトラックがreturnに対応する。レジスタファイルが切り替わった後でも、値を更新されないレジスタは元の値を読み出すことができる。また更新されたレジスタは次にレジスタファイルが切り替わった後で自動的にメモリに退避される。




図1 無限レジスタの例

\* Indicates the register is modified.  
PNL: Procedure Nesting Level

Twin Register Architecture for AI processor  
Tsukasa MATOBA, Ken-ichi MAEDA,  
Takeshi TAKAMIYA, Mitsuo SAITO  
Toshiba corporation

### 3.2 実現方法

図2にIP704に組み込まれたツインレジスタの構成図を示す。図中点線で囲まれたツインレジスタユニットは、1対のレジスタファイルと3種類のフラグ情報と3種類の制御レジスタによって構成される。

- レジスタファイル  
{(FR0, BR0), (FR1, BR1), ..., (FRn-1, BRn-1)}
- 選択フラグ (Sフラグ), 更新フラグ (Mフラグ)  
{(S0, M0), (S1, M1), (S2, M2), ..., (Sn-1, Mn-1)}
- 退避/復帰モードフラグ (SRMF)
- 退避/復帰レジスタポインタ (SRP)
- 退避/復帰レジスタ最大アドレス (SRLP)
- 退避/復帰スタックポインタ (SSP)

Sフラグは、1対のレジスタのうちどちらが命令の実行に用いられるかを示す。Mフラグは、それに対応するレジスタの値が更新されたことを示す。SRMFは、これが0のときレジスタ退避を、1のとき復帰を行なうことを示す1ビットのフラグである。SRPは退避/復帰すべきレジスタのアドレスを、SRLPは退避/復帰すべきレジスタの最大アドレスを、SSPは退避/復帰を行なうローカルスタックのアドレスをそれぞれ保持するレジスタである。




図2 IP704に組込まれたツインレジスタの構成  
ツインレジスタの動作ルールを以下に示す。

- I. システムリセット時、チョイスポイントを生成する命令 (try-me-else) の実行時に SRMF はリセットされる (退避モードとなる)。
- II. チョイスポイントを消去する命令 (trust-me-else) の実行時、SRMF はセットされる (退避モードとなる)。
- III. ユニフィケーションに失敗したとき、SRLPより番号の低いSフラグのうち、対応するMフラグがセットされているものを反転する。
- IV. 命令実行時にはSフラグが指すレジスタから値が読み出される。
- V. I, IIのイベントが発生したとき、全てのMビットはリセットされる。
- VI. 退避モードにおいて、
  - (1) 命令実行結果をレジスタに書き込むときは以下のルールによる。

```

if (IMi) {
  Mi = 1;
  if (!Si)      FRi = value;
  else         BRi = value;
  Si = !Si;
} else {
  if (Si)      FRi = value;
  else        BRi = value;
}

```

(2) レジスタ退避のために読み出す場合は以下のルールによる。

```

if (IMi) {
  if (Si)      *(-SSP) = FRi;
  else        *(-SSP) = BRi;
} else {
  if (Si)      *(-SSP) = BRi;
  else        *(-SSP) = FRi;
}
    
```

(3) 退避が完了する前に次のチョイスポイント生成命令を実行しようとする、この実行は退避が完了するまで待たされる。

(4) 退避が完了する前にチョイスポイント消去命令を実行しようとする、退避は打ち切られる。

Ⅶ. 復帰モードにおいて、

(1) 命令実行結果をレジスタに書き込むときは以下のルールによる。

```

if (Si)      FRi = value;
else        BRi = value;
    
```

(2) レジスタ復帰のために書き込む場合は以下のルールによる。

```

if (Si)      BRi = *(SSP++);
else        FRi = *(SSP++);
    
```

(3) 復帰が完了する前に次のチョイスポイント生成命令を実行しようとする、復帰は打ち切られる。

(4) 復帰が完了する前にチョイスポイント消去命令を実行しようとする、この実行は復帰が完了するまで待たされる。




図3 Prologバックトラックの例

次に上記ルールに基づいたツインレジスタの動作について述べる。例として図3にPrologのバックトラックシーケンスを示す。初期状態において、全てのSフラグ、Mフラグはリセット、SRMFは退避モードを示しているものとする。まず述語Aが呼び出され、命令' try-me-else L1' が実行されると、チョイスポイントAが生成される。このとき制御レジスタは以下のように設定される。

```

SRP ← 0,
SRLP ← rmaxA
SSP ← チョイスポイントAの先頭アドレス
    
```

rmaxAは、述語Aを同一化するためのプログラムで使用する最大のレジスタのアドレスを意味する。すなわちR0~RmaxAのレジスタが退避される。退避は命令実行の空きサイクルで自動的に実行される。それ以降のレジスタ読出し、書き込み、退避は、それぞれルールIV、VI-(1)、VI-(2)に従って実行される。さらに続いて述語Bが呼び出され、命令' try-me-else L2' が実行されると、チョイスポイントBが生成される。このとき制御レジスタは以下のように設定される。

```

SRP ← 0,
SRLP ← rmaxB
SSP ← チョイスポイントBの先頭アドレス
    
```

これにより述語Bの同一化で変更される可能性のあるレジスタR0~RmaxBが退避される。第1候補の同一化に

失敗すると、SRLPの値より低いアドレスのSフラグのうちMフラグがセットされているものを全て反転する。これによりレジスタ内容はチョイスポイントB生成時と等しくなる。(shallow Backtracking)

図3のポイント(4)において、最後の候補のために命令' trust-me-else FAIL2' が実行されると、この命令はチョイスポイントBを消去し、SRMFをリセット(復帰モード)する。制御レジスタは以下のように設定される。

```

SRP ← 0,
SRLP ← rmaxB
SSP ← チョイスポイントAの先頭アドレス
    
```

これにより、続いて起こる可能性のあるバックトラックの準備のために、ルールVII-(2)に従って、裏レジスタにチョイスポイントAの情報が復帰される。

ツインレジスタアーキテクチャでは、基本的にはレジスタ退避/復帰のために余計なクロックサイクルを必要としない。退避/復帰は以下の場合自動的に実行される。

- (1) メモリアクセスを伴わない命令の実行時。
- (2) "nop"命令の実行時。
  - ・ プランチ命令の次のスロット。
  - ・ 命令キャッシュミス時。

4. 性能評価

図4に' try-me-else' 命令のマイクロプログラムの例を示す。TYPE-Aはツインレジスタでない一般的なプログラム、TYPE-Bはツインレジスタを用いたIP704のマイクロプログラムである。TYPE-Aでは、引数レジスタが無い場合でも9ステップかかるのに対し、TYPE-Bでは、引数レジスタの数にかかわらず4ステップで実行する。

IP704のソフトシミュレータを用いて、8Queenプログラムを実行したところ、シングルレジスタの場合と比較して、約15%速度が向上した。また本アーキテクチャは手続き型のプログラムでも効果があり、Dhrystoneベンチマークでも約10%速度が向上した。

5. おわりに

Prologの基本メカニズムであるバックトラックを高速化するためのツインレジスタアーキテクチャについて述べた。1対のレジスタファイルと小規模なハードウェアで仮想的な無限個のレジスタファイルを実現した。本アーキテクチャはPrologのみならず、手続き型プログラムの実行にも効果があることがわかった。

参考文献

[SAITO] Mitsuo Saito, "An AI Processor, Risc Architecture with Hardware Support for AI Languages", Denshi Tokyo N.27, 1988.

[WARR] D.H.D. Warren, "An Abstract Prolog Instruction Set." Tech Note 309 Artificial Intelligence Center, SRI International, Oct. 1983.

[TICK84] E.Tick and D.H.D. Warren, "Towards a Pipelined Prolog Processor" 1984 International Symposium on Logic Programming, pp29-40, 1984

[TICK85] E.Tick, "Prolog Memory-Referencing Behavior." Technical Report 85-281, Computer Systems Laboratory, Stanford University, 1985.

[TICK86] E.Tick, "Lisp and Prolog Memory Performance." Technical Report 85-291, Computer Systems Laboratory, Stanford University, 1986.




図4 ' try-me-else' 命令のマイクロプログラム例