

3V-9

PLANET : 自動配線機能

大平駿介* 長谷川実** 高橋亨** 大久保治義** 勝田浩昭** 西田晋也** 越湖英一**

*日本電気(株) **日本電気技術情報システム開発(株)

1. はじめに

プリント板の多様な仕様と急増している表面実装部品に完全対応するため、グリッドレスデータ構造^[1]を本格的に使用したルータの開発を行った。

さらに高速素子などに対応するため、電気的特性のチェック機能を組み込み、発生パターンの質的な側面にも着目した。

また本ルータの用いるデータ構造は、PLANET^[2]システムの対話系コマンドで入力したデータ構造と全く同じため、本ルータはPLANETの1コマンドとして組み込まれており、設計の任意のタイミングで起動することができる。

2. 本ルータの特徴

- (1) SMDパッド中心からの引出し
- (2) 任意の線幅、ビア径を使用可能
- (3) プッシュルーティング、リップアップ機能
- (4) 電気的特性を考慮した経路探索
- (5) 内層電源ベタへの自動配線機能
- (6) 配線経路クリーンアップ機能

3. エスケープラインサーチ

エスケープラインサーチは基本的にはラインサーチであるが、ビットマップではなく図形演算でサーチラインの発生、障害物の迂回を行う。

(1) 障害物の迂回

1層内で障害物を迂回する方法を図1に示す。サーチラインL₁が障害物B₁にさえぎられた場合、B₁の周囲に自動配線ネットとのクリアランス分広げた矩形R₁を作成し、R₁を迂回できる位置EP₁を求める。(EPをエスケープ点と呼ぶ。)

EP₁が再び他の障害物B₂と干渉する場合にはさらにB₂を迂回する位置EP₂を求める。

EP₂は障害物と干渉しないため、EP₂よりサーチラインL₂を発生して障害物を迂回する。

エスケープ点を障害物と干渉しない近くの格子に座標ロックすることにより、格子上でのみ経路探索を行うことも可能である。

(2) ヴィアの発生

ヴィアを発生してペア層でサーチラインを発生

する方法を図2に示す。

経路探索領域を配線優先方向にスリット状にn等分し、各スリットの混雑度C₁~C_nを求める。

サーチラインL₃の範囲で混雑度が低いスリットC₆を優先して障害物と干渉しないヴィア発生点を求め、ヴィアV₁と、ペア層におけるサーチラインL₄発生する。

(3) SMDパッド中心引出し

SMDパッドなどのオフグリッドパターンからサーチラインを発生する場合、格子によらずにパターン中心から発生する。

また、QFPのような場合にはパッドからの引出し部分についてのみXY原則をくずしてサーチラインを発生する。

格子上配線の指定があれば、SMDからの引出し線の折れ曲がり点以降の配線は格子上に乗る。




図1 障害物の迂回




図2 ヴィアの発生

PLANET: Gridless Router

Shunsuke OHIRA*, Makoto HASEGAWA**, Toru TAKAHASHI**,

Haruyoshi OKUBO**, Hiroaki KATSUTA**, Shinya NISHIDA**, Eiichi KOSHIKO**

*NEC Corporation **NEC Scientific Information System Development, Ltd.

4. プッシュルーティング・リップアップ機能

(1) プッシュルーティング

図3に示すように、経路探索開始前に最初のサーチラインを発生する地点の周囲の障害物（配線）を押し処理を行い、配線チャンネルの確保を行う。

配線は同時に最大2本まで押すことができる。




図3 プッシュルーティング

(2) リップアップ

経路探索に失敗した場合、サーチラインをさえぎっている障害物のデータを参照し、その一部を引きはがして再度経路探索を行うことができる。

引きはがす候補の評価は以下のプライオリティで行う。

- 始終点両側からのサーチラインが多くぶつかっている障害物（ビア、配線）。
- ヴィア。
- 配線。

図4に示すように、引きはがす部分は1ネット全体ではなく、引きはがす候補とその候補の両側の部品ピンまたは分岐点までの経路である。

この方法により、1ネット全体を引きはがす方法^[3]よりリップアップによる既配線へのダメージを少なくできる。




図4 リップアップ

5. 電気的特性の考慮

本ルータは以下の配線長制限を考慮して、迂回配線などを行う。

- (1) ネット内最大・最小配線長制限
- (2) 一筆書ソース・ファストロード間最大・最小配線長制限
- (3) 一筆書許容分岐配線長制限

また、上記(1)~(3)に平行配線長制限を加えた電気的特性のバッチチェック機能も持っている。




図5 SMD周辺の自動配線パターン例

6. 自動配線適用例

表1に自動配線結果、図5にSMD周辺の自動配線パターン例を示す。

処理は3MIPS程度のEWSで行い、処理時間にはリップアップの繰り返しを含んでいる。

表1 自動配線結果

ピンペア	処理時間	未結線	ビア数
312	38m	0	170
884	10h15m	0	932
1466	15h03m	65	1354
1517	9h12m	51	1145
1838	15h42m	119	1825

7. おわりに

EWS上にグリッドレスデータ構造で動作する自動配線を開発した。

グリッドレスルータのため、任意のピンピッチ・線幅・ビア径・導体間隔に対応でき、今後の実装技術の変化に影響を受けない。

今後、処理速度および配線率の向上と、電気的特性のチェック機能の充実を行っていく予定である。

参考文献

- [1]加藤 他、「PWBレイアウトシステムにおけるパターンデータ管理の一手法」、情処学会第35回全国大会, 5H-10, pp.2429-2430, 1987
- [2]加藤 他、「PLANET:PWBレイアウトシステム—システム概要—」、情処学会第39回全国大会, 1989
- [3]R.Eric Lunow, A Channelless, Multilayer Router, 25th ACM/IEEE Design Automation Conference, pp.667-671, 1988