

## P C - F A L 機能シミュレータの実現 (2)

2V-4

矢野 栄一 関根 優年 相原 雅己 河野 和義

株式会社 東芝 U L S I 研究所

## 1. はじめに

L S I の機能設計用システム F A L は、Behavior, RTL, Logic level を同時に扱うミックスレベルシミュレーションシステムであり、大形計算機上で開発されたが、大型計算機上での利用には T A T の問題があり、システムの E W S / P C 上での稼働の要望が強くなってきている。機能レベルでは、初期設計の段階でもあり、回路の基本機能の検討など試行錯誤的な作業が多く、大規模な計算領域よりは迅速な応答が必要のため、P C (Personal Computer) レベルでの機能シミュレーションが好ましい。又、パーソナルな机上での設計 (たとえばラップトップ P C を使用) 環境の構築が必要となってきており、P C V I E W システムの下で使用されることで初心者教育用ツールとしての効果も出ている。本報告は情報処理学会第 35 回の報告の続編である。前編ではプロテクトモード化の手法について述べたが、本報告では適用の結果とその手法及び今後について述べる。

## 2. P C - F A L の性能

## ・他マシンとの比較結果

F A L システムは大型計算機上 (N C - F A L) で開発されたシステムであるが、E W S, P C 上でも稼働している。E W S 上のシステムは U N I X (A S - F A L) 上で、P C 上のシステムは M S - D O S (P C - F A L) 上と U N I X (U X - F A L) 上で動作している。表 1 に回路規模・スピード比較結果を示す。

## ・回路規模、スピード

P C - F A L 上で 60K ゲートの回路が 26 分 / 7 6 入力ステップでシミュレーションできた。これは汎用の C P U 規模までシミュレーションできるレベルである。シミュレータの内部テーブル量から換算すると 70K ゲートの回路 (約 7000 行の H D L 記述) がパーソナルコンピュータ上でシミュレーション可能となり、実際の A S I C 設計で使用されている。

回路名	WA	TM	JA	VA
ゲート数 (Kgate)	2	4	12	60
実行時間 (sec)				
PC-FAL	164	446	207	1584
UX-FAL	37	68	29	237
AS-FAL	19	73	16	131
NC-FAL	3	5	2	16
SPEED 比 (PC/UX/AS/NC)				
	1/4/8/55	1/7/6/89	1/7/13/99	1/7/12/99

表 1 F A L 性能比較表 (CPU time)

## 3. P C - F A L の実現

P C - F A L は最初に i 80286 のリアルモード上の M S - D O S 上の 640K バイト内で実現された。しかし、より大規模な回路をより高速にシミュレーションするために、プロテクトモード変換プログラムを作成して対応した。

## ・リアルモード

大型計算機上の F A L は 8M バイトの領域を必要とするシステムであったが、プログラムサイズを 640K バイト内に縮小する為に内部変数の 16 ビット化を行ない、これに伴うデータ構造の変更を行なった。実現のためにはプログラムのコード部分をオーバーレイ化し、データ部分のローカル変数の整理及びコモン変数化を行なった。

## ・プロテクトモード

i 80286 の特性を生かして 16M バイトまでのアドレス空間を使用したシステムの構築が可能となり、2.6M バイトの F A L シミュレーションが主記憶上で実行可能となる。

## ・規模の限界調整

初期のシミュレータは 7K ゲート程度のシミュレーションしか実行できなかったが、内部テーブルの分離や内部変数を部分的に 32 ビット化する等のデータ構造の変更をすることで 70K ゲートまでのシミュレーションが可能となった。

## 4. 変換プログラム

P C 上の他のアプリケーションソフトとの共存と、プロテクトモード下のスピードを考慮して M S - D O S 上からプロテクトモードに移行し処理後にリアルモードに復帰する手法をとった。プロテクトモードへの移行には制御プログラムを使用し、プロテクトモード下での実行を可能とした。変換にはフォートラン記述から得られるマップ利用してアドレス指定用のセクタテーブル等を作成している。

Realization of Functional Simulator PC-FAL (2)

Eiichi YANO, Masatoshi SEKINE, Masami AIHARA, Kazuyoshi KOHNO

TOSHIBA, Ltd

・実行時の動作

プロテクトモードの移行には制御プログラム (A) を実行し、これが変換後のプログラム (B) をロードし実行する方法をとった。図1に実行時のメモリー配置を示す。この他、(C) を使った並列実行も可能である。

・BIOS問題

MS-DOSよりプロテクトモードに移行して、プログラムを実行している為MS-DOSのBIOSが使用不能となる。簡易なCRT、キーボード用のBIOSルーチンは内作したが、ハードディスクアクセス用のルーチンはMS-DOSのものをバッファを介して使用している。プロテクトモードからリアルモードへ一時的に復帰するにはCPUをシャットダウンする手法を取った。他に、BIOSバージョン毎の問題は制御プログラムで吸収している。

・性能評価

表2で変換前後のスピード・規模を比較する。簡易ルーチンを作成したCRT・KEYの処理は高速化されたが、ファイル関係処理はMS-DOSのハードディスク関連BIOSを使用した(BIOSのバージョン変更に応じるため)ため平均8倍遅くなっている。コモンデータ変数は実メモリー限界まで使用でき、FALでシミュレーション可能な回路規模が10倍になり、約6倍高速となったが、リンク処理ではファイルI/Oの回数が多いため遅くなっている。

・スピード差の原因

PC-FALとAS-FALを比較すると、同一マシン上でも7倍のスピード差が出てくる。これは上述のファイルI/O処理に加えてMS-DOS上のコンパイラとUNIX上のコンパイラとの性能差(生成コードに2-10倍の差が生じている)に起因する。

・高速化の検討

最近市販されているプロテクトモードでのF77コンパイラを使用することで、BIOSネック及び生成コード量の冗長性は改善され、UX-FAL並のスピード性能が期待できる。

5. おわりに

大型機並のTATで70Kゲート規模の機能シミュレーションがPC上で可能となった。又、性能解析の結果から、高速化のポイントをまとめた。今後、大規模回路をより高速に処理するため、ハードウェアアクセラレータ、処理の分散などの可能性を検討していきたい。




図1 メモリーマップ

	MS-DOS		プロテクト変換後	
	speed	MAX size	speed	MAX size
CRT write	61.7sec		33.1sec	
KEY read	30.9sec		30.9sec	
FILE I/O	5.1sec		42.7sec	
common data		640Kbyte		memory limit
local data		64Kbyte		64 Kbyte
FAL (WA)				
simulation	1960sec	7 KG	344 sec	70 KG
link	156sec	7 KG	576 sec	70 KG

表2 変換プログラム性能比較

参考文献

80286 ハンドブック, iAPX286 プログラマーズガイドブック, Pro FORTRAN77 ユーザーズマニュアル  
 トランジスタ技術SPECIAL(No10) [特集IBM PC&80286のすべて]  
 武井、他、“機能論理シミュレータFALを核とした設計検証システム” 信学技報 Vol.86 No.326 CAS86-184  
 市村、他、“ラップトップPC上の機能シミュレータ: PC-FAL” 信学技報 VLD87-105  
 矢野、他、“PC-FAL機能シミュレータの移植” 第35回情報処理学会全国大会 pp. 1945-1946  
 関根、他“AN ADVANCED DESIGN SYSTEM : ~” IEEE CICC'89 19.4.1-4