

1V-5

シミュレーティッドアニーリング法を用いた自動配置への評価関数の影響

榎田道弘

シチズン時計株式会社 技術研究所

1. はじめに

近年、LSIの自動配置にシミュレーティッドアニーリング法を適用する研究が多数行なわれている[2]。その内、既存の手法とシミュレーティッドアニーリング法の比較をした研究はいくつか見られるが[1]、シミュレーティッドアニーリング法で評価関数を変えた時の影響を調べたものは少ないのでここに報告する。

2. 評価関数

2種類の評価関数について実験を行った。両方も自動配線をした時の総配線長を短くする部分と、セル列の長さを揃える部分からなっている。

評価関数 = 総配線長 + セル列の長さの不均一度 \* C  
ただしCは重み係数。

2つの評価関数は次のようになっている。

<評価関数1>

総配線長 =

$\sum_i$  (ネットiに属す全てのセルを囲む最小の長方形の縦と横の辺の長さの和)

セル列の長さの不均一度 = 最も長いセル列の長さ - 最も短いセル列の長さ

<評価関数2>

総配線長 =

$\sum \sum_{i,j} (ゲートiとゲートjのX座標の差 + Y座標の差) * (ゲートiとゲートjの結線数) / 2$

セル列の長さの不均一度 =  $\sum_i (セル列iの長さの2乗)$

なお評価関数2は、ニューロコンピューティングに適した形をしている[3]。

3. 実験

3-1 仮想的なデータの場合

格子状にゲートが並んだ時が最適配置であるような仮想的なデータを作り、比較を行った。最初は評価関数1の方が収束が早い、最適解には評価関数2の方が先に到達している。全体的には大差ない。

3-2 実際のLSIの場合

セル数767、ネット数762の実際のLSIで比較を行った。評価関数1の方が良い結果が得られた。

4. 考察

実際のLSIでは評価関数の形が複雑で、評価関数2の方式では途中のローカルミニマムにトラップされやすいのではないかと考えられる。

5. まとめ

評価関数を変えてシミュレーティッドアニーリング法で自動配置を行い、実際のLSIでは大きな差が出ることを確かめた。




図1 評価関数1




図2 評価関数2




図3 仮想データの総配線長の変化

参考文献

[1] M.R.Hartog: Analysis of Placement Procedures for VLSI Standard Cell layout; proc.of 23rd DAC, pp314-319(1986)  
 [2] 豊永, 他: スタンダードセルCADシステム STELLA: 高速アニーリングシミュレーション法を用いた自動配置プログラム; 信学技報 CAS85-142, pp79-84 (1985)  
 [3] 佐藤, 他: 配置問題のニューロコンピューティング; 信学技報VLD88-28, pp29-36(1988)