

2Q-6

並列処理記述言語PARAGRAMにおけるプロセッサ割付方式

山本富士男 日立製作所・中央研究所

1. はじめに

PARAGRAMは、記述性の向上と演算並列化の促進を目的とする数値シミュレーション向き高水準並列処理記述言語であり、そのトランスレータにおけるプロセッサ割り付け方式の概要についてはすでに報告した。¹⁾ 今回は、この割り付けアルゴリズムの数学的根拠と他のより簡単な割り付け方式との比較評価を中心に述べる。

2. プロセッサ割付アルゴリズムSDAの概要

PARAGRAM言語では、多様な並列構造を許容するため、並列ループpcalcfor(同種手続きの並列実行)と並列ケースpcalc case(異種手続きの並列実行)および逐次ループを混在して使えるようにしている。SDA(Steepest Descent Based Allocation)は、メモリ共有型マルチプロセッサを想定して、これらの記述が任意にネストする並列構造に対するプロセッサ割り付けを行なう。

その概要を例題によって説明する。図1に多重並列構造の記述例とその構造グラフを示した。()の中の数値はループボディの演算量を示している。delay(a)は、並列ループpcalc forの繰り返しの間で規則的な依存関係があって、実行開始可能時間がaづつ遅れること(いわゆるdoacrossループ)を意味する。構造グラフのノードは、PF(pcalcfor)、PC(pcalc caseのルート)、PCB(pcalc caseの分岐)、SL(逐次ループiter)の4種類である。このプログラムを4台のプロセッサで実行させる場合を考える。

まず、最深レベルのノード(level k=4)のループx,y各々について、プロセッサ台数を1~4まで変化させた場合の並列実行時間を算出して図2-step1のようなcostの表を作成する。次にlevel k=3、さらにk=2のノードへ進む。この時の最短時間計算は、Polychronopoulos²⁾に基づいて行なう。

このあと、レベル k=1のpcalc caseルートノードとしての最短並列実行時間を求めるのがこのSDAの本質的な部分である。まず初期割り付けを、pcalc caseの各分岐に1台づつとする。次に、何れかの分岐に1台割り付け台数を増やす場合(3つの候補がある)のうち、最も計算時間削減量が大きくなる場合を見つける。その結果がstep4 ②に示すものである。この割り付け状態に対し、さらに同様に1台割り付け台数を増やす手続きを、計算時間の極小値が得られるまで続行する。この場合は、図2に示すように3回の探索で解が求められる。

3. SDAの数学的根拠

上記の極小値探索法の根拠は、数値解析における最急降下法にある。今、レベルkにあるpcalc caseの分岐ノードjに割り付けられるプロセッサ台数を $L_{k,j}$ とすると、レベルk-1にあるpcalc caseのルートノードの計算時間 T_{k-1} は $T_{k-1} = f(L_{k,1}, L_{k,2}, \dots, L_{k,j}, \dots, L_{k,m})$ の形に表せる。もし、 $L_{k,j}$ の値が連続空間で変動し、この最小値を最急降下法で求めるのなら、勾配ベクトル

$$-\text{grad } f(L) \text{ の成分比に従って } L = (L_{k,1}, L_{k,2}, \dots, L_{k,j}, \dots, L_{k,m}) \text{ を修正すべきである。ここでは、} L_{k,j} \text{ は正の整数であることから、このように修正することを、}$$

$$\Delta T_{k-1} = f(L_{k,1}, L_{k,2}, \dots, L_{k,j-1}, L_{k,j}, L_{k,j+1}, \dots, L_{k,m}) - f(L_{k,1}, L_{k,2}, \dots, L_{k,j-1}, L_{k,j+1}, L_{k,j+1}, \dots, L_{k,m})$$

を $j=1 \sim m$ に関して最大にすることで近似する。すなわち、何れかの分岐 $L_{k,j}$ に1台割り付け台数を増やす場合のうち ΔT_{k-1} が最大となるものを採用するわけである。以上のSDA法の実現に必要な、“ $L_{k,j}$ に1台増やした場合の割り付け”はCPMVP(Critical Path Method with Virtual Processors)と呼ぶ方式で決定する。詳細は略すが、これは通常のCritical Path法と異なり、case(i)に複数台が割り当てられる場合は、その台数分が空くまで待たせるものとする。また、優先度の低いcase分岐(この場合はcase(1))も、優先度の高い他のcase分岐の実行開始が遅れない範囲で先に実行するよう割り当てる。

SDA方式の演算量は、並列ループ、逐次ループに関して、その総数をr、プロセッサ台数をpとした場合、 $O(r \cdot p^2/2)$ である。²⁾ また、case ルートノードについては、その分岐個数をcとした場合、図2の手続きから、最悪の時 $O(p \cdot (p+1) \cdot c^2/2)$ 回のCPMVPの適用が必要となる。しかし、この回数は極小値への収束性で変わる。また、SDAにおいて、極小値に収束した後も可能な限り計算を続行すると次節で述べる簡易割付法IAAと同じ結果に到達する。したがって、IAAは本SDAの割り付けで決まる実行性能の一つの下限を与えると言える。

4. 簡易割り付け方式との比較

本方式を、別の単純な割り付け方法IAA(Iterative Allocation of All Processors)と比較した結果を図3に示した。IAAは各case分岐に常に全プロセッサを割り付け、そ

れを順次実行するものである。プロセッサ台数の増大と共にSDAによる割り付けの優位性が顕著となることがわかる。

5. おわりに

タスク起動、終了等のオーバヘッド、およびプロセッサエレメントのベクトル加速性能等も、それらの効果をループ本体の演算量に反映させることで取り扱うことができる。SDAは、常に最適割り付けを与える保証はないが、上記のように、比較的少ないコストで良い割り付けが得られると期待できる。実問題での性能評価は今後の課題である。


なお本研究は、通商産業省工業技術院大型プロジェクト「科学技術用高速計算システムの研究開発」の一環として実施されたものである。

参考文献

- 1) 山本, “多重並列化法に対する割付け方式の検討”, 情処学第37回全国大会講演予稿集, pp. 670-671
- 2) C. D. Polychronopoulos et al.; "Execution of Parallel Loops on Parallel Processor Systems", Proc. of ICPP' 86, pp. 519-527, 1986

```
PCALC CASE;
CASE(1):
PCALC FOR u IN [1:450];
  delay(0)
  (5)
END PCALC;
PCALC FOR v IN [1:45];
  delay(0)
  (55)
END PCALC;
CASE(2):
PCALC FOR w IN [1:630];
  delay((w-1)*9)
  (25)
END PCALC;
CASE(3):
PCALC FOR z IN [1:7];
  delay(0)
  (ITER FOR x IN [1:50];
  (13)
  END ITER;
  PCALC FOR y IN [1:113];
  delay(0)
  (9)
  END PCALC;
END PCALC;
```

(a) PARAGRAM言語による並列構造記述例



(b) プログラム構造グラフ

図1 多重並列構造の例

step1 (level k=4)

loop	PPR	cost	out	in
x	1	650	-	-
	2	650	-	-
	3	650	-	-
	4	650	-	-

loop	PPR	cost	out	in
y	1	1017	-	-
	2	513	-	-
	3	342	-	-
	4	261	-	-

step2 (level k=3)

loop	PPR	cost	out	in
u	1	2250	-	-
	2	1125	-	-
	3	750	-	-
	4	565	-	-

loop	PPR	cost	out	in
v	1	2475	-	-
	2	1265	-	-
	3	825	-	-
	4	600	-	-

loop	PPR	cost	out	in
w	1	15750	-	-
	2	7884	-	-
	3	5686	-	-
	4	5686	-	-

loop	PPR	cost	out	in
z	1	11689	1	1
	2	6668	2	1
	3	5001	3	1
	4	3334	4	1

step3 (level k=2)

case	PPR	cost
(1)	1	4725
	2	2390
	3	1575
	4	1225

case	PPR	cost
(2)	1	115750
	2	7884
	3	5686
	4	5686

case	PPR	cost
(3)	1	11689
	2	6668
	3	5001
	4	3334

step4 (level k=1)

① (Initial Allocation)

PE 1: $(u=1-450) + (v=1-45)$ 4725

PE 2: $(w=1-630)$ 15750

PE 3: $(z=1-7) * (x=1-50 + y=1-113)$ 11689

PE 4: (empty)

②

PE 1: $(u=1-450) + (v=1-45)$ 4725

PE 2: $(w=1, 3, \dots, 629)$ 7884

PE 3: $(w=2, 4, \dots, 630)$ 7884

PE 4: $(z=1-7) * ((x=1-50) + (y=1-113))$ 11689

③

PE 1: $(w=1, 3, \dots, 629)$ 7884

PE 2: $(w=2, 4, \dots, 630)$ 7884

PE 3: $(z=1, 3, 5, 7) * ((x=1-50) + (y=1-113))$ 6668

PE 4: $(z=2, 4, 6) * ((x=1-50) + (y=1-113))$ 11383

④ (solution)

PE 1: $(w=1, 3, \dots, 629)$ 7884

PE 2: $(w=2, 4, \dots, 630)$ 7884

PE 3: $(z=1, 3, 5, 7) * ((x=1-50) + (y=1-113))$ 9058

PE 4: $(z=2, 4, 6) * ((x=1-50) + (y=1-113))$ 9058

図2 SDA法によるプロセッサ割り付け手順

SDA (Steepest Descent based Allocation)		IAA (Iterative Allocation of ALL Processors)	
#PE=1	PE 1 <1> <2> <3> 32144 (1.00)	#PE=1	PE 1 <1> <2> <3> 32144 (1.00)
#PE=2	PE 1 <2> 15750	#PE=2	PE 1 <1> <2> <3> 16942
	PE 2 <3> <1> 16394 (1.96)		PE 2 <1> <2> <3> 16942 (1.89)
#PE=4	PE 1 <2> 7884	#PE=4	PE 1 <1> <2> <3> 10245
	PE 2 <2> 7884		PE 2 <1> <2> <3> 10245
	PE 3 <3> <1> 9058		PE 3 <1> <2> <3> 10245
	PE 4 <3> <1> 9058 (3.54)		PE 4 <1> <2> <3> 10245 (3.13)
#PE=6	PE 1 <1> 4725	#PE=6	PE 1 <1> <2> <3> 9835
	PE 2 <2> 5686		PE 2 <1> <2> <3> 9835
	PE 3 <2> 5686		PE 3 <1> <2> <3> 9835
	PE 4 <2> 5686		PE 4 <1> <2> <3> 9835
	PE 5 <3> 6668		PE 5 <1> <2> <3> 9835
	PE 6 <3> 6668 (4.82)		PE 6 <1> <2> <3> 9835 (3.26)

(注) <>内の数値は、図1でのCASE分岐番号を表す。

図3 簡易割り付け法との比較