

ハードウェア機能試験支援法の考察

7R-4

若林 春夫 小林 一夫

NTT電気通信研究所

1 はじめに テストデータの品質化や、作成工数の削減を図るため、ハードウェア仕様から機能試験用のテストデータを自動生成するシステムを開発した<sup>1)2)</sup>。ここでは本システムについて性能面から考察する。

2 ハードウェア機能試験支援システム

ハードウェア機能試験(機能・論理検証、製造検査)に適用するテストデータを以下のシステムによって生成する(図1参照)。

(1)仕様記述エディタ:ハードウェア仕様は、具体的なハードウェア構造を意識しない動作として表す。これを形式的に表現するために、記述性、理解性を考慮し、動作の制御構造(if、then、ループ等)を図的に表す方法と動作の内容をテキスト(形式言語)で表す方法を併用する記述法(動作図記法)をとった。この動作図の記述に、以下の設計方針で作成した専用の図面エディタを用いる(図2参照)。①記述・編集用のコマンドと図記号の指定をメニュー形式で選択可能とする。②記述・編集作業を「操作の指示(追加、移動等)」、「対象(図記号等)の指示」、「編集箇所の指示」の3つの基本操作に整理し、各基本操作の繰返しが可能コマンド処理方式をとる。

(2)テストデータ生成:上記の記述を入力として、次の手順で生成する。①入力を動作の起点から終点までの経路に分け、経路毎に起動原因と動作の結果を対応付ける(因果関係の対応)。②結果Eとそれを参照する他の経路上の原因Cとを依存関係にある動作とし、結果Eの属する経路(上位の経路)と原因Cの経路(下位の経路)とに分類する。③ある原因によって結果が生じることを調べる(正常ケース)ために、①の因果関係の対応をテストデータとする。このとき経路間に依存関係があれば、上位の経路の因果関係の対応と下位のものとを連結する。その後、規定された以外の原因によって結果が生じないことを調べる(例外ケース)ために、経路上の結果E<sub>i</sub>と次にくる結果E<sub>i+1</sub>との間(区間)に分岐bがあれば、分岐bの条件の否定と結果E<sub>i</sub>の否定(結果E<sub>i</sub>が生じないことを意味する)との対応をテストデータとする。




図1 生成したテストデータの適用対象




図2 仕様エディタの使用例

3 図的記述の評価

(1)記述量:プロセッサの命令仕様を記述した例では、従来のテキスト形式の記述法と同等であった。

(2)記述時間:コマンドの繰返しや図面の部分流用等が可能で編集作業が容易にできるため、図面当たり約15分であり、人手による図面の作成に比べ記述時間は、約65%に短縮できた。

4 テストデータ自動生成の評価

(1)テストデータ量:同一の経路上の一連の因果関係のように、関連付けられた因果関係のセットを1つのテストデータとすると、その量(TD)は、正常ケース(TDN)と例外ケース(TDI)の和であり、次のように推定できる。

(ア)正常ケースでは、依存関係を持つ経路同士を連結して1つのテストデータが作られるので、TDNは最下位の経路数によって決まる(図4参照)。全ての経路が縦列に依存関係を持つ場合が最小で $TDN_{min}=1$ となる。最大はどの経路も依存関係を持たない場合で、経路毎に1つのテストデータが作られるので経路の数がTDNと等しい。経路は分岐毎に新たに1つ作られるので、 $TDN_{max}=B+1$ (Bは分岐数の数)である。

(イ)例外ケースでは、分岐を持つ区間毎に1つのテストデータが作られる(図5参照)。全ての分岐が1つの区間にある場合が最小で、経路の数に等しく、 $TDI_{min}=B+1$ である。最大は1つの区間に1つの分岐しか属さない場合であり、各経路が持つ分岐数の総和で、 $TDI_{max} \leq (\text{経路当たりの分岐数}) \times (\text{経路数}) = B(B+1)$ である。

(ウ)以上からTDは、最小が $B+2$ となり、総記述量(n)に一定の割合で分岐が含まれると仮定すると、 $O(n)$ となる。最大は $(B+1)^2$ 以下であり、同様に $O(n^2)$ 以下となる。図6の試行例でも、TDは $O(n)$ から $O(n^2)$ の範囲にある。

(2)効果:方式検討から論理設計までの装置設計では、機能・論理検証用のテストデータ作成工数は、全設計工数の約1割強と推定される。さらに、製造検査用のテストプログラム設計では、テストデータ作成工数は、全設計工数の約5割と推定される。それらは本システムの自動生成により削減が図れる。

5 むすび

機能テストデータの自動生成システムの試用結果にもとづいて、工数削減効果と生成されるテストデータ量を報告した。今後、仕様の検証機能を実現し、システムの充実を図っていく。「1」若林他:”アーキテクチャ記述グラフィックインタ”；情処第30回全大 2j-1(昭和60年前期)「2」小林:”ハードウェアテスト設計知識を用いたテストデータ生成法”信学技報EC85-1(1985)

項番	テスト入力	正解データ
1	(f=dlag)	(cdc:=1)
2	#((r=0)^#((r=1)))	(req_0:=all1)
3	#((f=dlag))	*
4	(f=dlag)	*
5	(r=0)	(df:=1)
6	(f=dlag)	*
7	(r=0)	*
8	(f=dlag)	*
9	(r=1)^(df=1)	(c:=br)
10	(c>0)	(c:=c-1)
11	*	(req_c:=0)
12	*	(df:=0)
13	*	(req_0:=all1)
26	#((f=dlag))	#((cdc:=1))
27	#(#((r=0))^#((r=1)))	#((req_0:=all1))
28	(r=2)	#((req_0:=all1))

図3 テストデータ生成プログラムの実行例




図4 正常ケースの最小と最大の状況




図5 例外ケースの最小と最大の状況




図6 生成されるテストデータ量