

配線パラメータ算出システム

5R-2

佐藤 孝也、 森 邦雄、 川西 宏
(日本電気株式会社)

1. はじめに

集積回路が大規模化、高集積化するに伴い、人手でレイアウト検証することは困難になっており、これに対処するため計算機によって自動的に幾何学的検証、電気的検証、接続検証を行うシステムが実用化されている(文献1)。これを用いると、デザインルールエラー、電気的接続エラー、論理的接続エラーのほとんどをレイアウト設計段階で発見することができる。しかし、これらの検証は配線遅延等に起因するエラーに対しては十分とは言えない。そこでレイアウト設計後のデータでタイミングを検証することを目的とした配線パラメータ算出システムが開発されている(文献2、3)。ところが従来のシステムは中小規模のデータを対象としており大規模なデータに適用することは困難である。本稿ではチップレベルの大規模なデータから高速に配線パラメータを算出するシステムについて報告する。

2. システム構成

第1図に本システムの構成図を示す。本システムは、回路復元と配線パラメータ算出の2つのサブシステムに分れる。回路復元サブシステムは入力レイアウトデータから接続情報を抽出し、接続情報ファイルと図形情報ファイルを作成する。配線パラメータ算出サブシステムは、この2つのファイルとシート抵抗率などのプロセス固有の情報を記述したファイルから配線パラメータを算出する。




図1. システム構成

3. 機能

本システムはレイアウトデータを入力して配線の寄生パラメータを算出する。パラメータとしては、等電位集合毎の容量、コンタクトまたは分岐の間の配線の容量と抵抗、ソース端子から入力ゲートまでの配線経路の抵抗が扱える。ここで容量とは対基盤容量で、抵抗はコンタクト抵抗を含んでいる。2つの配線が重なっているコンタクト近傍では下側の容量だけ算出している。出力は、配線図形または配線の中心線と算出値を示す文字のプロットデータである。本システムでは算出値(容量値、抵抗値、CR値=容量値×抵抗値)で出力データを分類して別々に出力することができる。従って、例えば容量値がある一定以上の値をもつ等電位集合だけを出力することなどができる。

4. 特徴

本システムでは処理の高速化をはかるため次のような工夫をしている。

- (1) 遅延が問題にならない配線のパラメータ算出を省く。
- (2) 高速な配線パラメータ算出手法をとっている。

4. 1. 配線の選択

1チップ中の配線は大別すると次の4種類に分類できる。

- (a) 電源及びグランド配線
- (b) クロック及びバス等の配線
- (c) 微小配線(配線のCR値=容量値×抵抗値が無視できる程小さい。)
- (d) その他一般の信号配線

信号伝搬遅延の大部分は上記の4種類の配線のうち(d)に属する配線に関する遅延によるものである。しかも(d)に属する配線の設計でレイアウト設計ミスが生じ易い。そこで本システムでは(d)に相当する配線を以下の方法で抽出し配線パラメータを算出することで処理の高速化をはかっている(図2)。

- (A) 特定の信号名をもつ配線の除去

レイアウト設計時に電源及びグランド配線、クロック及びバス等の配線には信号名テキストがつけられている。この信号名によって(a), (b)に属する配線を認識して算出処理を省く。

(B) 簡易評価による選択

本システムでは配線の容量値、抵抗値の簡易的評価を行い、評価値がユーザー指定の値よりも大きい時だけ配線パラメータ算出を行う。こうして(c)に相当する配線をふるい落とすことができる。このときの簡易評価は次のように行う。まず配線パタンの面積から容量値を評価する。次にプロセスで決る最小配線巾 w と、配線面積を w で割って得られる仮想的な配線長 l から抵抗値を計算している。




図2. 配線の選択

4.2. 高速なパラメータ算出手法

本システムでは入力パターンを簡単な形状からなる図形要素に分割し図形要素毎に配線パラメータを算出する手法をとっている。本システムでは配線における電流の方向を考慮した図形要素分割を簡単な手法で実現している。このため、矩形分割もしくは台形分割によって図形分割を行うものに比べて、要素毎の配線パラメータ算出が簡単になり精度が上がる、電流経路の探索がしやすい等の利点があり、全体的な処理速度は向上する。図3に図形要素分割の例を示す。(1)は入力の配線パターン、(2)は台形分割した例、(3)は本システムで図形分割した例である。




図3. 図形分割

次に本システムの配線パラメータ算出の処理フローについて説明する。まず、入力パタンの図形分割を行う。次に得られた図形要素毎に配線パラメータを算出する。電流経路を探索したのち配線パラメータを等電位集合やソース端子から入力ゲートまでの経路等の単位毎にまとめて出力する。

5. 結果

図4が、信号が出力されるソース端子から入力ゲートまでの配線抵抗を計算して出力した例である。算出した抵抗値と配線の中心線をプロットアウトしている。抵抗値を示すテキストは入力ゲート側に付いている。

また、本システムで算出した配線パラメータの人手計算の値に対する誤差は10%以内である。




図4. 出力

6. おわりに

本稿ではレイアウトデータから配線パラメータを算出するシステムの概要を紹介した。残された問題は精度向上及び回路解析への接続等である。

最後に、当社柳川本部長、安田本部長代理、森野部長に深謝致します。また、開発にあたり貴重な御助言を頂きました関係各位に厚く御礼申し上げます。

(参考文献)

1. S. TAYLOR: "VERIFYING IC LAYOUTS" VLSI DESIGN, JANUARY 1984
2. M. HOROWITZ ETC.: IEEE TR. CAD PP145-150, 1983
3. S. P. MCCORMICK: 21ST DAC PP616-623