

V60 OS開発用デバッグシステム

1C-2

米田 潔 高橋 久 広屋 修一 橋本 一也 藤林 信也 寺本 雅則

(株)日本電気 マイクロコンピュータ・ソフトウェア開発本部

1.はじめに

当社オリジナルの32ビットマイクロプロセッサ(μ P)V60[1]のためのペーリング^システム(OS)の開発手段として、インサーキットエミュレータ(ICE)型のデバッガ「V60ICE」を試作した。この試作を通して、新規 μ PのためのOS開発をチップの完成前から可能とする手法を確立した。また物理管理機構(MMU)を内蔵し仮想記憶をサポートする μ P用のICEに必要な機能についても確認できた。V60ICEは、現在V60用のOSとして採用する予定の2種類のOS[2][3]の開発に利用されている。以下、V60ICEの構成と性能、及び利用技術について報告する。

2. OSの同時開発の意味

従来、 μ P用のICEや言語プロトコルなどの開発ツール系やOSはそのチップが完成された後に順次開発されていた。しかし、 μ Pが高度になるにつれて、 μ Pだけでは利用が困難になってきており、これらのチップとの同時供給の必要性が高まっている。チップと一緒にこれらの開発を行なう利点には次のものが挙げられる。

- 1)チップと開発ツールを同時に供給できる。
- 2)ハグ^シ出しの相乗効果があり、品質が早期に安定する。
- 3)性能やアーキテクチャの改善のための具体的な情報が早期に収集できる。

3. OS開発手法の選択

以上の理由から、チップが完成する前からOSを開発できることを目指してデバッガの開発を行なった。この前提として、V60が新規のアーキテクチャを採用しているので、何らかのCPU機能の代替手段が必要になる。これには大きく分けて2通りの方法が考えられるが、それぞれに以下のようない得失がある。(△:利点、◆:欠点)

- 1)大型計算機によるエミュレーション
 - △仕様変更や障害処理に速やかに追隨できる。
 - △実機のハードウェアを必要としない。
 - ◆性能(実行速度)が低く、OS開発の全工程をかかわる。

◆開発対象マシンの完全なシミュレーションが困難で、10トライ^シなどは実機上で製造する必要がある。

- 2)プロトタイプ(等価回路)を製造し利用する
 - △チップの動作タイミングを忠実に反映する。
 - △性能(実行速度)が高く、OS開発のかなりの工程をかかわる。

◆保守に多くの時間と労力がかかる。

4. V60ICEの構成

これらを検討し、両者の利点を活かしたシステム構成とした。すなわち、

- 1)初めから開発対象マシンを接続する。
- 2)CPU機能のソフトウェアによるエミュレータを準備し、これにチップを加えた3種類のCPU機能部を切替えて利用できるようにする。
- 3)マンマシンインターフェース部は共通にしてCPU機能部に依存しない構成とする。

この様な構成を採ることによって、開発の初期段階で効果を発揮するソフトウェアエミュレータから最終段階のチップを使用するデバッガまでを連続的にサポートすることができる。

図-1にV60ICEの構成を示す。図中、(1)のデバッガホスト部はOSとしてUNIX「PC-UX」を用いて、マンマシンインターフェース部の強化[4]とV60ICEハードウェアの制御を行なう。(2)はV60ICEハードウェアで、ここにCPU機能部が接続される。(3)は開発対象マシン(ターゲット)でPC9801が接続されている。




図-1 V60ICEの構成

図-2にV60ICEのハードウェアに着目した構成図を示す。図中のS-BUSがV60ICEのメインのバスで、ここにはV60の入出力ピン




図-2 V60ICEのハードウェアに着目した構成図

の情報とデバッギングのための付加情報がチップのタイミングでそのまま現われている。この信号はそのままターゲットに送られV60の入出力信号として用いられると共に、内部でモタさられる。(a),(b)及び(c)が上記の3種類のCPU機能部であり、インターフェースはS-BUSに接続する部分で統一されている。使用時にはいづれか1つを選択して接続する。

ここで、ハードウェアエミュレータにはチップの機能の検証用に開発されたものを流用した。これは1/16のクロックで動作する完全な等価回路である。一方、ソフトウェアエミュレータはPC9801上で実現した、V60の命令実行と入出力ピンをエミュレートするものであり、プリフェッチやパイプライン処理は行っていない。

また、CPU機能部は仮想アドレスやキューデータなどのデバッギングに必要なCPUの内部状態をS-BUSに出力している。

5.CPU機能部の比較

この3つのCPU機能部の特徴を表-3にまとめる。

表-3 CPU機能部の比較

	規模	開発工数	性能	TAT
ソフトウェア エミュレータ	8Kステップ	8.5ヶ月	1/10000	0.5日(ソフト)
ハードウェア エミュレータ	350K トランジスタ	—	1/16	0.5日(ソフト) 2週(ハード)
デバッギング チップ	350K トランジスタ	—	1	2ヶ月(ハード)

3つのCPU機能部を用意するのは大きな負担に感じられるが、実際にはこれらが他の目的に流用できたり、同一の仕様で製造でき、また同一の検査データが利用できることから現実的な手法と考えられる。

これら3種を特徴付けているのは、表-3で示すように性能とTATであり、実際の利用形態を決定付けた。ハードウェアエミュレータは、チップのデバッギング機能の検証には威力を発揮した

が、OSの開発段階では、TATの良さからソフトウェアエミュレータが最も頻繁に利用された。

6.ソフトウェアエミュレータの利用技術

3種類のCPU機能のうち実際には飛び抜けて性能の低いソフトウェアエミュレータを最も頻繁に利用することになったが、以下の工夫により利用価値を高めることができた。

1)開発するOSのコントロールをV-RAMからRS-232Cに切替える。

2)メモリのクリアをICEに肩代りさせる。

3)途中状態のセイフリストアによる再開。

4)OS内部の配列を小さくして繰り返しを減らす。

このうち、1)のみで開発初期の見かけの性能を約10倍に向上させた。

7.仮想記憶のサポート

仮想記憶のサポートに関しては、

1)仮想、実の両アドレスによるブレイクポイントと実行トレース。

2)多重仮想空間を個別に指定する機能を設け、空間を越えたデータの参照を可能にした。

しかし、2)を動的にサポートするには、ディスパッチやデマントページングなど本来OSの領域にはいる事項が関係するので今後の課題とした。

8.まとめ

以上、V60のOS開発のサポートの中で、新規μP用のOS開発をチップの完成前から可能とするデバッギングの手法を具体化し、この利用傾向、利用技術の開拓について述べた。この経験から、特にソフトウェアエミュレータに関し、開発工数が比較的小さい事、当初の見積りよりも性能が低かった事、工夫により見かけの性能が飛躍的に向上した事など様々な様相が確認された。

また仮想記憶に対しても、仮想アドレスを見せる事がデバッギングに不可欠であることが確認できた。しかし、多重仮想空間の動的な参照の可能性については問題を残した。

今後は、ソフトウェアエミュレータの性能向上、及びMMUばかりでなく命令キャッシュなどを採り込むμPのデバッギング手法についても検討の必要性を感じている。

参考文献

- [1]Yano,Y. et al.:A 32b CMOS Microprocessor with On-Chip Virtual Memory Management, ISSCC Digest of Technical Papers pp36-37, 1986.
- [2]川又他:V60 UNIX System V移植と機能強化について、本予稿集 1C-3.
- [3]古城他:V60リアルタイムOSの設計、本予稿集 1C-4.
- [4]広屋他:PC-UXを用いたデバッギング環境の改善、第31回情処全国大会 6F-5, 1985.