

2パス限定投機システムにおけるプロセッサコアの省電力化

菅野 智之[†] 十鳥 弘泰[†] 大津 金光[†] 大川 猛[†] 横田 隆史[†] 馬場 敬信[†]
[†]宇都宮大学大学院工学研究科

1 はじめに

投機的マルチスレッド実行においては、投機失敗してもデータの整合性がとれるように、投機データと確定データを区別できる必要がある。我々の2パス限定投機システム PALS にも、投機的メモリアクセス機構として MB と呼ばれるメモリアクセス機構が備わっている [1]。PALS 全体の電力の中で MB の電力がどれくらいの割合を占めているのかを確認するため、電力計測機能を持つ PALS シミュレータ [2] で並列実行時の実行サイクル数と各ユニットの電力からエネルギー遅延積を求めた。本研究では、PALS 全体の中で割合の高い MB の省電力化を行うことによって、PALS 全体の省電力化を目指す。本稿では、MB にアクセスするプログラムの一部を電力コストが高い MB ではなく、電力コストの低いレジスタ転送によって実現する手法を提案する。

2 2パス限定投機システム PALS の消費電力

図1は PALS の構成を示している。PALS は大きく3つの機構に分かれており、プログラム実行部の演算ユニット TU (Thread Unit) と、TU を制御する TMU (Thread Management Unit)、各 TU が持つ投機的メモリアクセス機構 MB (Memory Buffer)、MB の補助的な記憶装置 LS (Load Shelter) がある。MB は投機スレッドがメモリアクセスを行う場合に、その投機データを保持する機能を持つ。また、投機が確定したら MB はデータキャッシュに投機データをコミットさせ、投機失敗やメモリ依存違反時は保持しているデータをすべて破棄する。

PALS で構成されている各ユニットの消費電力を計




図 1: PALS の構成図




図 2: 各ユニットのエネルギー遅延積

測し、メモリアクセスによる消費電力の割合を示すために、PALS の動作をクロックレベルで模擬するシミュレータの電力計測機能 [2] を用いて、SPEC CINT2000 の 181.mcf を逐次実行した場合と TU4 台で並列実行した場合のエネルギー遅延積を比較した結果を図2に示す。

エネルギー遅延積は消費電力量と実行サイクル数を乗算したものであり、値が小さいほど電力効率が良いものである。比較を行うユニットは、TMU、MB、データキャッシュ (dcache)、レジスタファイル (regfile)、投機失敗時の回復処理を行うために必要なレジスタの状態を保持する機構を含めた TU の追加した機構 (TU)、クロックツリー (clock) である。また、並列実行により速度向上率は 1.1 倍であるのに対して、エネルギー遅延積は 1.5 倍になっており、全体の消費電力量が増加していることがわかる。これは投機失敗による消費電力の増加や、投機実行を行うために必要な PALS 独自の機能を追加したために消費電力量が増加したと考えられる。

3 メモリアクセスのレジスタ転送化

MB では投機的メモリアクセスを適切に処理するために、ロードを行う際に先行スレッドの MB に目的のデータが存在するかどうかを確認する。データが存在しない場合は更に先行スレッドの MB に検索をかけ、データが存在した場合は経由するすべてのスレッドの MB にデータのコピーを格納しながら返送する。最悪の場合、先行スレッドの MB 全てにデータを格納する必要がある。各 MB の中に本来そのスレッドで必要でないデータを格納する可能性もある。

一方、命令に forward bit と呼ばれるビットを付加することによってスレッドのレジスタ間通信を実現している。図3の (b), (c) のように /fwd が付加されている命令によってレジスタを更新する場合に、その更新するレジスタの値を次の TU に送信する。後続の TU

Reducing Power Consumption of Two-Path Limited Speculation System

[†]Tomoyuki Kanno, Hiroyoshi Jutori, Kanemitsu Ootsu, Takeshi Ohkawa, Takashi Yokota, and Takanobu Baba Graduate School of Engineering, Utsunomiya University (†)




図 3: 提案手法のコード適用例




図 4: MB 間通信とレジスタ間通信の概略図

はそのレジスタの値を受信するまで、そのレジスタを使用する命令の実行を停止させる。

提案手法では、プログラム中のメモリアクセス要求に対して、事前に要求されるデータが把握できるのであれば、メモリアクセスの代わりにレジスタ間通信を利用することによって電力とアクセス時間の削減を行う。図 3 はプログラムを本手法で適用させた場合の例である。図 3 の (a) は配列を利用したループ部分の C 言語のソースであり、(b) は (a) のアセンブリコードである。(c) は提案手法を適用した場合のアセンブリコードである。図 4 は先頭スレッドが TU#0 のとき、TU#3 が値を MB 間で通信を行う場合とレジスタ間通信を行う場合の通信の図である。

図 4 より、TU#3 でデータをロードする場合、MB 間の通信では、MB#3 から順に MB#0 までロードするデータがないなら、データキャッシュまで検索をかけて MB#0 から MB#3 までの各 MB にロードするデータのコピーを格納しなければならない。各 MB はロードするデータの検索とデータのコピーを格納しなければならない。提案手法では、図 4 のように事前に TU#0 で TU#3 が求めるデータをロードすることによって MB#0 だけがデータの検索と、データのコピーを格納し、それ以降はレジスタ間通信によってデータのロードを実現することができる。この手法によってレジスタ間通信が増加するが、MB にロードするデータ検索とデータのコピーを格納する電力と時間を削減することができる。




図 5: 提案手法を適用した場合の各ユニットのエネルギー遅延積

4 評価結果

図 3 のプログラムを提案手法を適用した場合の効果を図 5 に示す。結果より、適用前に対して適用後のエネルギー遅延積が約 2 分の 1 に削減されている。これはロード命令が減少したことによってメモリアクセスを行うユニットの電力が削減されたためである。また、regfile や TU のエネルギー遅延積が増加したことがわかる。これはロード命令を削減するために使用するレジスタを増加したこと、レジスタ通信が増えたためである。しかし、レジスタを増加したことによる電力コストはロード命令を削減したことによる MB の電力コストよりも少ないために全体のエネルギー遅延積が適用前と比較して適用後が減少し省電力化ができた。先行スレッドの MB まで検索し、データを格納することによる実行時間の増加よりも、レジスタ転送にかかる時間の増加の方が少ないために、適用前と比較して 1.2 倍の速度向上が達成できた。

5 おわりに

本稿では、2 パス限定投機システム PALS の省電力化を行うために、特に電力効率の悪い MB に着目し、MB を使用せずに、レジスタを使用して TU 間でデータ転送することで電力削減と速度向上する手法を提案した。また、提案手法をプログラムに適用し、省電力化と速度向上を達成することを示した。今後は、SPEC CPU2000 ベンチマークの各プログラムに提案手法を適用した評価を行う予定である。

謝辞

本研究は、一部日本学術振興会科学研究費補助金 (基盤研究 (C)24500055, 同 (C)24500054) の援助による。

参考文献

- [1] 十鳥弘泰ほか: “2 パス限定投機方式を実現するマルチコアプロセッサ PALS の提案,” 信学技報, Vol.109, No.319(CPSY2009-46), pp.19-24, 2009.
- [2] 菅野智之ほか: “2 パス限定投機システムにおける消費電力の検討,” 情報処理学会 第 74 回全国大会, pp.1-143 ~1-144, 2012.