WEKO3
アイテム
面積効率を指向するプロセッサ「雷上動」の設計と実装
https://ipsj.ixsq.nii.ac.jp/records/99333
https://ipsj.ixsq.nii.ac.jp/records/9933312a1af18-3fb1-4a18-9732-bbe3073bea9e
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]()
2100年1月1日からダウンロード可能です。
|
Copyright (c) 2014 by the Institute of Electronics, Information and Communication Engineers
This SIG report is only available to those in membership of the SIG. |
|
SLDM:会員:¥0, DLIB:会員:¥0 |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2014-03-08 | |||||||
タイトル | ||||||||
タイトル | 面積効率を指向するプロセッサ「雷上動」の設計と実装 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | The design and implementation of area-efficient processor "Raishodo" | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | CPU/GPUと電力制御 | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
東京大学情報理工学系研究科 | ||||||||
著者所属 | ||||||||
東京大学情報理工学系研究科 | ||||||||
著者所属 | ||||||||
名古屋大学工学研究科 | ||||||||
著者所属 | ||||||||
東京大学情報理工学系研究科 | ||||||||
著者所属 | ||||||||
東京大学情報理工学系研究科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Information and Communication Eng, the Univ. of Tokyo | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Information and Communication Eng, the Univ. of Tokyo | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Eng. and School of Eng, Nagoya Univ. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Information and Communication Eng, the Univ. of Tokyo | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Dept. of Information and Communication Eng, the Univ. of Tokyo | ||||||||
著者名 |
藤田, 晃史
× 藤田, 晃史
|
|||||||
著者名(英) |
Akifumi, Fujita
× Akifumi, Fujita
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | スーパスカラ・プロセッサは性能は高いが面積が大きい.この面積を小さくできれば,消費電力の削減や搭載可能なコア数の増加など,様々な恩恵を受けることができる.本稿では,高性能かつ小面積なプロセッサ 「雷上動」 の設計・実装について述べる.雷上動では,スーパスカラ・プロセッサの面積を削減するアーキテクチャ技術と,FPGA 資源の消費を抑えてマルチポート RAM を FPGA 上に実現する回路技術を用いている.それにより,資源消費の小さいスーパスカラ・プロセッサを FPGA 上で実装できた. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Although a superscalar processor has high perfomance, its circuit area is very large. Area reduction of a superscalar processor can reduce power consumption and can increase the number of cores on a die. This paper describes the design and implementation of a superscalar processor called "Raishodo", which achieves both small area and high performance. Raishodo adopts some methods to reduce the circuit area. Some of them are at the architecture-level those reduce the area of multi-port memories. The others are at the circuit-level those efficiently compose multi-port memories on an FPGA. The paper shows that Raishodo works on an FPGA and its resource consumption is very small. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
研究報告システムLSI設計技術(SLDM) 巻 2014-SLDM-165, 号 39, p. 1-6, 発行日 2014-03-08 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |