レイテンショアの高度化・高効率化による 将来の HPCI システムに関する調査研究のアプリケーションの 異機種環境での評価 ~メニーコア環境を中心に~

片桐孝洋 * 大島聡史 * 中島研吾 * 米村崇 * * 熊洞宏樹 * * 樋口清隆 * * 橋本昌人 * * 高山 恒一 * * 藤堂眞治 * 3, 岩田 潤一 * 4 内田和之 * 4, 佐藤正樹 * 5, 羽角博康 * 5, 黒木聖夫 * 6 安達斉 * 7, 江口義之 * 7

本報告では、レイテンシコアの高度化・高効率化による将来の HPCI システムに関する調査研究におけるコデザイン で用いるアプリケーションについて、コード最適化による性能チューニングを行った結果を報告する.また、富士通 PRIMEHPC FX10、日立 SR16000, Intel Ivy Bridge,および Intel Xeon Phi を用いた異機種環境で性能評価を行った結果 を紹介する.

1. はじめに

本報告では、レイテンシコアの高度化・高効率化による 将来の HPCI システムに関する調査研究(以降,単に調査 研究とよぶ)におけるターゲットアプリケーションにおい て、概念設計マシンでの性能予測を妥当なものにするため の性能最適化について述べる.

本報告の構成は以下のとおりである.2章で調査研究の 目的とターゲットアプリケーションを説明する.3章では, 富士通 PRIMEHPC FX10を用いた性能チューニングの内容 と効果を紹介する.4章では, Intel Xeon Phi を用いた性能 チューニングの内容と効果を紹介する.5章では,FX10, Ivy Bridge, Xeon Phi と日立 SR16000を用いた異機種環境 で行った性能評価の結果を紹介する.

2. 調査研究の目的とターゲットアプリケーション

2.1 将来の HPCI システムのあり方の調査研究

本調査研究は,第4期科学技術基本計画(平成23年8 月19日閣議決定)で掲げられた国家存立の基盤としての世 界最高水準のハイパフォーマンス・コンピューティング技 術の強化,及び科学技術基盤の充実強化に向けた重要な取 り組みの一つとして,HPC技術等のHPCIシステムの高度 化に必要な技術的知見を獲得することを目的とし,平成24 年度,平成25年度に調査研究を実施するものである[1].

2.2 レイテンショアの高度化・高効率化による将来の HPCIシステムに関する調査研究

本調査研究は,東京大学を中心とし,九州大学,富士通,

- †4 東京大学 大学院工学系研究科
- †5 東京大学 大気海洋研究所
- †6 海洋研究開発機構

日立製作所,日本電気による調査研究である[1]. 2018 年頃 設置可能な並列システムを,汎用型プロセッサからのアプ ローチでフィージビリティ・スタディ (FS) を行う.アプ リケーション,システムソフトウェア,アーキテクチャの co-design を行う.システムソフトウェアスタック共通化 (From PC cluster to high-end machines)を行う.

本報告はこのうち,アプリケーション性能予測に関する 検討事項に相当する.

2.3 本調査研究における進め方

「今後の HPCI 技術開発に関する報告書」[3],および, 「計算科学ロードマップ白書」[4]を尊重し,京および FX10 におけるアプリケーション並列性能および I/O 性能,耐故 障性および運用・保守の観点で課題を精査し,概念設計に 反映する.進め方の概要を図1に示す.



本報告は、図1における性能予測のための手法と最適化 方式の調査研究に関連する.

2.4 利用シナリオ

利用シナリオ(図1における「実行シナリオ群」)とは, 各アプリケーションの実行において,特徴的なジョブの実 行形態のことである.主に以下のアンサンブル型を想定し, 入出力ファイルなどの I/O 性能を含め,システム全体の設 計に反映させる.

アンサンブル型:全系の1/10~1/100の資源を利用する1ジョブに対し、複数ジョブを同時実行して全資源を使い切る形態.この形態では、複数同時のファイル入力、および複数同時のファイル出力が起こる.

[†] 東京大学 情報基盤センター スーパーコンピューティング研究部門

^{††} 日立製作所 情報・通信システム社

^{†3} 東京大学 物性研究所

^{↑7} 日立ソリューションズ東日本

2.5 性能予测手法

図1を進めるに当たり,ターゲットアプリケーションに おける概念設計中の計算機性能の実行時間を予測するため, 以下の手法をとる.

- ホットスポット同定:基本プロファイラ(主要な関数 やループの実行時間が取得可能な性能プロファイラ) を用いて、複数のホットスポット(ループレベル)を 同定する.その後、全体性能の予測をホットスポット のみで行う.
 - ホットスポットの部品化を行う.できるだけ, 採用されている数理アルゴリズム(支配方程 式,離散化方法)とホットスポットの対応が わかるようにする.
- 2. ホットスポット分離:計算部分,通信部分,I/O部分 のホットスポットを基のソースコードから分離する.
 - 計算部分:演算カーネルと呼ぶ.
 - 通信部分:通信カーネルと呼ぶ.
 - I/O部分: I/Oカーネルと呼ぶ.
- 3. 通信パターン確認:プロファイラによる可視化ツール や対象コードを解析することで,通信バターンを確認 する.
- 詳細プロファイルと分析:詳細プロファイラ(対象の ループにおけるハードウェア上の性能情報が取得可能 な性能プロファイラ)を用い、ホットスポットごとに ハードウェア性能情報を取得して分析する.
 - 演算カーネルにおける、演算効率/命令発行 量/キャッシュ利用効率、など、
 - 通信カーネルの,通信回数/量/通信待ち時間,など.
 - I/O カーネルの、データ読み書き、量/頻度、 など、
- 5. ベンチマーク化:ホットスポットのみで動作するよう にコードを再構成する.
 - マシン特化の書き方,および,汎用的な書き 方,の2種を区別する.
 - 演算カーネル,通信カーネル,I/Oカーネルの 分類をする.
- **詳細モデル化:**ハードウェア因子による実行時間の予 測ができるようにする.

本調査研究では,詳細モデル化を行うに当たり,FX10 で提供される性能プロファイラを用いる.このことで,演 算および通信カーネルを抽出できる.また,現存する計算 機でのハードウェア因子について,プロファイラを通じて 取得ができる.この情報をもとに,現在設計中の計算機で の性能予測が可能となる.

2.6 ターゲットアプリケーションの特徴

前回までの報告で,以下の4アプリについての性能チュ ーニングと詳細を報告した[4][5]. ALPS (Algorithms and Libraries for Physics Simulations):新機能を持った強相関・磁性材料の物性予 測・解明のシミュレーションである. 虚時間経路積分にも とづく量子モンテカルロ法と厳密対角化を利用している.

(2) RSDFT (Real-Space Density-Functional Theory): Si ナ ノワイヤ等, 次世代デバイスの根幹材料の量子力学的第一 原理シミュレーションである. 実空間差分法を利用してい る.

(3) NICAM (Nonhydrostatic ICosahedral Atmospheric Model):長期天気予報の実現,温暖化時の台風・豪雨等の 予測のシミュレーションである.正 20 面体分割格子非静力 学大気モデルを採用し,水平格子数 km で全球を覆い,積雲 群の挙動までを直接シミュレーションする.

(4) COCO (CCSR Ocean COmponent Model):海況変動予 測,水産環境予測のシミュレーションである.外洋から沿 岸域までの海洋現象を高精度に再現し,気候変動下での海 洋変動を詳細にシミュレーションする.

平成25年度から,理化学研究所のアプリFSと連携し評価アプリケーションを拡張した.以下の表1に,評価対象のアプリケーションの定性的な特徴を記述する.

表1 アプリケーションの特性

アプリ名	演算パターン	通信パターン
CCS-QCD	行列 - ベクトル積	隣接通信
	(連続アクセス)	
Modylas	カットオフ付き相互	隣接通信,近傍通信
	計算, FMM	
流体(非構造	行列 - ベクトル積	隣接通信
格子)	(element-by-elemen	
	t)	
NGS Analyzer	リード列の SA	なし
	(Sequence	(ファイル I/0 が中心)
	Alignment) 座 標 計	
	算、ファイル圧縮	
	(zlib)	
NURON K+	擬一次元系の電位変	1 対 1 通信
	化演算(疎行列連立	(双方向、1方向)
	微分方程式の求解)	
Seism 3D	有限差分法演算	隣接通信
LETKF	モード解析(固有値	集 団 通 信 (Gather,
(+NICAM)	計算)	Scatter)
GENESIS	カットオフ付き	隣接通信(x,y,z 方向,6
	相互計算,FFT	回/Step, isend, irecv).
		FFT 通信(AlltoAll,
		Comm_split版)
CONQUEST	ブロック疎行列ベク	近傍通信 (データ依存)
	トル積	

NT Chem	0 (n ⁵), 行列 - 行列	0 (n ³), 1対1通信を
	積	(全プロセス)/2
CAアルゴリズ	GeoFEM-Cube/CG	-
ム評価用ベン	version.2.00),	(通信なし)
チマーク	ss7p(s-step 7point	
	stencil), FDTD	

2.7 ターゲットアプリケーションの特徴

本稿では、性能チューニングの効果があったアプリケー ションとカーネルをいくつか抽出して報告する.表2に、 取り上げるアプリケーションの詳細を記述する.

アプ	カーネル名	(プログラム	実測	説明
リ名	上の位置)		B/F	
NICAM	NICAM_02_mod_oprt		1.08	力学過程に
	(mod_oprt.o	prt_diverge		関する処理
	ncePRL_1_)		部分5種
	NICAM_04_mo	d_oprt3d	2.36	
	(mod_oprt3d	.oprt3d_div		
	dampPRL_4	_)		
	NICAM_05_mo	d_src	6.11	
	(mod_src.sr	c_flux_conv		
	ergencePR	L_8_)		
	NICAM_07_mo	d_src	18.09	
	(mod_src.sr	c_flux_conv		
	ergencePR	L_17_)		
	NICAM_08_mo	d_oprt	6.56	
	(mod_oprt.oprt_diverge			
	nce2_revP	RL_18_)		
	NICAM_09_mod_mp_nsw6		0.28	物理過程に
	(mod_mp_nsw6.mp_nsw6			関する処理
	PRL_5_)			部分1種
COCO	COCO_flxomp	2	2.32	移流項に関
	(flxtrcOM	P_2_)		する処理部
	COCO_flxomp3		3.37	分3種
	(flxtrcOMP_3_)			
	COCO_flxomp5		2.27	
	(flxtrcOMP_5_)			
CCS-	clover		2.06	Clover 部,お
QCD	BiCGStab	全体	1.70	よび,
		行列積以外	5.29	BiCGStab 部
		行列積	1.20	の2種

表2 本稿で取り扱う演算カーネル

表2の実測 B/F とは,富士通のプロファイラから得られた,FX10の1ノード当たりのメモリアクセス性能[GB/sec.] とFLOPS 値から計算したものである.実測のByte per FLOPS 値 (B/F 値)といえる.<u>以降で示す実測 B/F は,FX10</u> での実測値にもとづく値であり,FX10以外の対象計算機での実測値ではない点に注意する.

2.8 本評価で利用する計算機

本稿で扱う計算機の詳細を以下にまとめる.

- (1) FX10 スーパーコンピュータシステム (FX10)
 - OS:専用OS (XTCOS)
 - 計算ノード数:4800
 - 1ノード理論性能: 236.5GFL0PS (FX10比: 1.00)
 - 総理論演算性能:1.13PFLOPS
 - 1ノード記憶容量:32GB,総主記憶容量:150TB
 - インターコネクト:6次元メッシュ/トーラス
 - ノード間ネットワーク性能:5GB/s×双方向
 - コンパイラ:富士通 Fortran コンパイラ. Version
 1.2.1 P-id: T01641-02.
- (2) HITACHI SR16000 モデル M1 (SR16000)
 - OS: AIX 7.1
 - 計算ノード数:56
 - 1ノード理論性能:980.48GFL0PS(FX10比:0.24)
 - 総理論演算性能: 54.906TFLOPS
 - 1ノード記憶容量:200 GB,総主記憶容量:11200GB
 - ノード間ネットワーク性能:96GB/s(単方向)×
 双方向
 - コンパイラ:日立 最適化 FORTRAN90 03-02-/A

(3)Xeon クラスタ(Ivy Bridge)

- OS : Red Hat Enterprise Linux Server release 6.2
- 計算ノード数:32(使用可能14)
- CPU: Intel Xeon E5-2670 V2 @ 2.50GHz, 2 ソケ ット×10 コア
- ハイパースレッディング:オン
- 1ノード理論性能:400 GFLOPS (FX10比:0.59)
- 1ノード記憶容量:64 GB
- インターコネクト: InfiniBand
- コンパイラ: Intel Fortran version 13.0.0

(4) Intel Xeon Phi コプロセッサ (Xeon Phi)

- CPU: Xeon Phi 5110P (B1 stepping) 1.053 GHz,
 60 core
- 記憶容量:8 GB
- 理論ピーク性能:1 TFLOPS (=1.053 GHz x 16 FLOPS x 60 core) (FX10 比:0.23)
- Xeon クラスタの各ノードに1枚ずつ接続

● コンパイラ: Intel Fortran version 13.0.0

上記の FX10 比とは, (FX10 での理論 FLOPS 値)/(当該計 算機での理論 FLOPS 値)である.

3. FX10におけるチューニング内容と効果

3.1 概要

ここでは,東京大学情報基盤センターに設置された FX10 を用いて, CCS-QCD の演算カーネルのチューニングを行 った結果(2014年1月現在)について事例を紹介する.

3.2 CCS-QCD の演算カーネルチューニング 3.2.1 OMP プロセスの負荷均等化

●OMP プロセスの負荷均等化

CCS-QCD の問題サイズと実行形態の中には、32 x 32 x 32 の格子を4x4x4 MPI 分割し実行するものがある.この とき、OMP でのスレッド並列では、ナイーブな実装の場合 最外ループをスレッド並列化するため、最大のスレッド並 列性が 32/4=8 となる.したがって FX10 のように、1 ノー ド当たり 16 コアを使い切るスレッド実行ができない.

そこで,各 MPI プロセスは Nx x Ny x Nz = 8 x 8 x 8 を計 算するが,16OMP の並列性を使い切るため,最外ループと 第 2 ループを融合してループ長 8x8=64 にしてから分割し て計算する.図 2 に,修正を行ったコードを記載する.

図 3 は, 図 2 のコード修正を行った効果[GFLOPS]を示している. コード修正を行うことで、BiCG 部については 1.11 倍, Clover 部については 2.53 倍の性能向上を得た.

3.3 CCS-QCD の通信チューニング

CCS-QCD の MPI プロセスについてのデータ分割と通信パ ターンは以下である.データ分割を図4に示す.

(1)データ分割

● 4次元空間データを, xyzの空間3次元で分割し, MPI プロセスにマッピングする.

(2)通信パターン

- 隣接空間を担当する MPI プロセス間で,境界データを 交換する.
- xyz 格子の端は、周期境界となるように、MPI プロセ ス間で境界データを交換する.

● 1要素の MPI_allreduce がある.

図 4 から、CCS-QCD の主通信は、隣接空間を担当する MPI プロセス間で境界データを交換となる. この通信は、 オリジナルのブロッキング通信に対して、ノンブロッキン グ通信に書き換え可能である. さらに、通信のオーバラッ ピングができる. さらに、通信に必要なコピーと通信のオ ーバラッピングができる. 図5に、これらの通信実装の概 要を示す.

表3に,図5の通信実装について評価を行った結果を載 せる. なお,表3の0rg.とはオリジナル実装,0vlp.とは オーバーラップ実装,Copy + 0vlp.とはコピーとオーバー ラップの併用実装の実行時間を意味している.また,通信・ コピーオーバーラップ時の通信時間は,通信のみ行ってい る時間である.

表3よりコピーとオーバーラップの併用により, CLASS2

以上の問題で、オリジナルの実行に対し10%~15%ほど通信 時間の削減ができる.

<pre>!\$OMP PARALLEL PRIVATE(ics, jcs)</pre>
!\$OMP DO
do jcs=1,CLSP/2
do ics=1,CLSP/2
zunit(ics, jcs)=(0.0d0, 0.0d0)
enddo
enddo
\$OMP END DO
!\$OMP DO
do ics=1,CLSP/2
zunit(ics,ics)=(1.0d0,0.0d0)
enddo
\$OMP END DO
\$0MP END PARALLEL

(a) 変更前のコード

<pre>!\$OMP PARALLEL PRIVATE(ics, jcs)</pre>
!\$OMP DO COLLAPSE(2)
do jcs=1,CLSP/2
do ics=1,CLSP/2
if (ics .eq. jcs) then
zunit(ics, jcs)=(1.0d0,0.0d0)
else
zunit(ics, jcs)=(0.0d0,0.0d0)
end if
enddo
enddo
!\$OMP END DO
\$OMP END PARALLEL





図 3 CCS-QCD におけるコード修正の効果(FX10)



図中の数字はMPIプロセス 番号を示す

図4 CCS-QCD のデータ分割と MPI プロセスマッピング



オーバーラップオーバーラップ

図5 CCS-QCDの通信実装

表3 通信チューニングの効果

(FX10, Nノード, 16 スレッド/ノードでの実行. ただし, N = X x Y x Z x T.)

問題	問題規模	通信実装	演算	通信	合計
クラス	分割数		[msec/	[msec/	[msec/
	$(X \times Y \times$		Iter]	Iter]	Iter]
	$Z \times T$)				
CLASS1	$8 \times 8 \times$	Org.	1.1	0.0	1.1
	8×32	Ovlp.	1.1	0.0	1.1
	$(1 \times 1 \times$	Copy+Ovlp	1 1	0.0	1 1
	$1 \times 1)$		1.1	0.0	1.1
CLASS2	$32 \times 32 \times$	Org.	1.5	0.8	2.3
	32×32	Ovlp.	1.5	0.5	2.0
	$(4 \times 4 \times$	Copy+Ovlp	1 5	0.5	
	$4 \times 1)$		1.5	0.5	2.0
CLASS3	$64 \times 64 \times$	Org.	1.5	0.8	2.3
	64×32	Ovlp.	1.5	0.5	2.0
	$(8 \times 8 \times$	Copy+Ov1p	1.0	0.5	0.1
	8×1)		1.6	0.5	2.1
CLASS4	$32 \times 32 \times$	Org.	6.5	2.9	9.4
縮小	32×160	Ovlp.	7.0	1.6	8.6
	$(4 \times 4 \times$	Copy+Ovlp	7 0	5.0	0.5
	$4 \times 1)$		7.0	1.0	8.0
CLASS5	$32 \times 32 \times$	Org.	10.3	4.5	14.7
縮小	32×256	Ovlp.	10.9	2.5	13.4
	$(4 \times 4 \times$	Copy+Ov1p	11 1	0.0	10.4
	$4 \times 1)$		11.1	2.3	13.4

4. Xeon Phi におけるチューニング内容と効果

4.1 概要

ここでは, Xeon Phi コプロセッサでのチューニング内容 について紹介する. コンパイラオプションのチューニング の概要を以下に示す.

- オプション (説明)
- -opt-threads-per-core (コアあたりのスレッド数の指定.)
- -opt-assume-safe-padding (動的メモリがパディング されていることを仮定し処理を行う.)
- -no-vec (ベクトル化を無効にする.)
- -O3 (最適化レベルに3を指定.デフォルトの最適 化レベルは2.)
- -opt-streaming-stores always (最適化のためのストリ ーミング・ストアの生成を有効にする.)
- -opt-streaming-cache-evict=0 (ストリーミング・ロード/ストアが使用されたとき、キャッシュ退避命令を 生成しないようにする.)

なお,-opt-threads-per-core による最適化では, {1|2|3| 4}について評価する.そのため実行スレッド数は,利用コ ア数×threads-per-core 数になる.

4.2 NICAM

4.2.1. -opt-threads-per-core による最適化

図 6~図 11 に, NICAM の演算カーネルについて, -opt-threads-per-core を変化させた場合の実行結果について 載せる.

●NICAM_02_mod_oprt (実測 B/F=1.08)



(a) 実行時間の変化



●NICAM_04_mod_oprt3d (実測 B/F=2.36)





●NICAM 05 mod src (実測 B/F=6.11)



●NICAM_07_mod_src (実測 B/F=18.09)



(a)実行時間の変化



●NICAM 08 mod oprt (実測 B/F=6.56)





●NICAM_09_mod_mp_nsw6 (実測 B/F=0.28)







図 11 NICAM_09_mod_mp_nsw6 の性能 (Xeon Phi)

以上の図 6~図 11 から、いくつか例外があるが、実測 B/F が 6 以上の演算カーネルで、threads-per-core=2 が threads-per-core=1 よりも高速になる傾向が見受けられる.

なお、NICAM_07_mod_src は実測 B/F=18.09 と大きいが threads-per-core=1 が高速である.この理由の一つとして、 この演算カーネルはコピーを主体としており、演算がほと んどない.したがって、例外的な処理といえる.

4.2.2 NICAM における最適化オプションの調査

-opt-threads-per-core 測定後の最適化オプションにつ いて調査した. 以下に詳細を載せる.

 NICAM_04_mod_oprt3d, NICAM_07_mod_src, NICAM_09_mod_mp_nsw6

> -fpp -openmp -openmp_report2 -DUSE_TIMER -DOPT_TUNING=0 -opt-threads-per-core=1

 NICAM_02_mod_oprt, NICAM_05_mod_src, NICAM_08_mod_oprt

> -fpp -openmp -openmp_report2 -DUSE_TIMER -DOPT_TUNING=0 -opt-threads-per-core=2

以上の最適化オプションを base options とし,以下に 示す opt2~opt6 までの最適化オプションを変更し,主要計 算部の実行時間を測定した.

● 検証した最適化オプション

*opt1:	base options	
*opt2:	(base options)	-opt-assume-safe-padding
*opt3:	(base options)	-no-vec





図 12 より, NICAM_05_mod_src では 11%ほど, -opt-streaming-stores always による高速化の効果が確認でき る. なお, これ以外の NICAM の演算カーネルでは, -O3 が NICAM_02_mod_oprt, NICAM_04_mod_oprt3d, および NICAM_05_mod_src に対し 3%程度の高速化が観測された.

4.3 COCO の最適化

4.3.1 -opt-threads-per-core による最適化

図 13~図 15 に, NICAM の演算カーネルについて, -opt-threads-per-core を変化させた場合の実行結果について 載せる.

●COCO_flxomp2 (実測 B/F=2.32)







いて調査した.以下に詳細を載せる.
 € COC0_flxomp2, COC0_flxomp3

COCO_flxomp5

算部の実行時間を測定した.

***opt1**: base options

検証した最適化オプション

*opt3: (base options) -no-vec

*opt4: (base options) -03

計算部の実行時間比率を図16に示す.

opt2

0.92

opt2

0.98

opt2

[倍]

opt1

[倍]

1

opt1

[倍]

opt1

2

1

0

2

1

0

3

2

1

0

-fpp -openmp -openmp_report2 -DUSE_TIMER

-DOPT TUNING=0 -opt-threads-per-core=1

-fpp -openmp -openmp_report2 -DUSE_TIMER

-DOPT_TUNING=0 -opt-threads-per-core=4

以上の最適化オプションを base options とし,以下に 示す opt2~opt6 までの最適化オプションを変更し,主要計

***opt2**: (base options) -opt-assume-safe-padding

*opt5: (base options) -opt-streaming-stores always *opt6: (base options) -opt-streaming-cache-evict=0

base options の実行時間を1として正規化した時の主要

1.47

opt4

0.84

opt4

0.92

opt4

(a)COCO_flxomp2

0.99

opt5

1.02

opt5

opt5

1.03

opt6

0.85

opt6

0.95

opt6

1.6

opt3

1.52

opt3

2.2

opt3

(b) COCO flxomp3



●COCO_flxomp3 (実測 B/F=3.37)

図 16 から, COCO_flxomp2 では, -opt-streaming-stores always について 1%ほど高速化の効果を確認できる.

(c) COCO_flxomp5図 16 CCS-QCD のコンパイラオプションの影響

(Xeon Phi)

4.3.2 COCO における最適化オプションの調査

る.そのため、キャッシュブロック化の影響が考えられる.

-opt-threads-per-core 測定後の最適化オプションにつ

COCO_flxomp3 では, -opt-assume-safe-padding, -O3, -opt-streaming-cache-evict=0 について, 8%~16%ほど, 高速 化の効果が確認できる.

4.4 QCD の最適化

4.4.1 OMP ディレクティブ変更による最適化

)	修正した OpenMP ディレクティブ
	!\$OMP PARALLEL DO COLLAPSE(3) PRIVATE
	do ix=1,NX
	do iy=1,NY
	do iz=1,NZ
	:

上記修正を clover. h90, bicgstab_hmc. h90 に対して適 用し,適用前後の実行時間の変化を測定する.図17 にその 結果を載せる.



図17から、COLLAPSEディレクティブ適用の結果、clover で約7割, BiCGStabで4割強,実行時間が減少した.

4.4.2 -opt-threads-per-core による最適化

図 18, 図 19 に, CCS-QCD の演算カーネルについて, -opt-threads-per-core を変化させた場合の実行結果について 載せる.

●S15-clover (実測 B/F=2.05)





図 18, 図 19 から, BiCGStab (実測 B/F=1.70(全体), 5.29(行 列積以外), 1.20(行列積))の時, threads-per-core=2 の効果が 観測された.

4.5 Xeon Phiによる最適化のまとめ

1 コア当たりのスレッド数を変化させる評価では、例外 があるものの、実測 B/F が 5 以上のカーネルで、1 コア当 たり2スレッド実行のほうが、1 コア当たり1スレッド実 行よりも、高速である傾向がある.これは、高バンド幅を 要求するカーネルではメモリアクセス時の待ち時間が起き いため、Hyper Threading によるメモリアクセス時間隠ぺい の効果が期待できるためと考えられる.詳しい解析は今後 の課題である.

5. 異機種環境による評価

ここでは, 異機種環境による性能評価について紹介する. 本節での「チューニングあり」とは, FX10 でチューニン グを行ったコードを異機種環境で動作させたものである. したがって, FX10 以外の環境でコード最適化したもので はない点に注意する. なお Xeon Phi の実行ついては, 4章 で調査した最速の実行形態で実行している.

5.1 NICAM の異機種評価

5.1.1 測定条件

機種ごとに以下の条件で性能測定を行った.

(1)FX10: 16smp

(2)SR16000 : 32smp

(3)Ivy Bridge : 20smp

(4)Xeon Phi:

- 120smp (NICAM_02_mod_oprt, NICAM_05_mod_src, NICAM_08_mod_oprt)
- 60smp (NICAM_04_mod_oprt3d, NICAM_07_mod_src, NICAM_09_mod_mp_nsw6)

「チューニングあり」とは、FX10 でループ分割,ルー プ融合,および,アンローリングを実装してチューニング を行ったものである[4][5].

ここでは, FX10 上での「チューニングなし」の時間を 1.00 とし,それぞれの対象における実行時間の比を載せる. この実行時間の比が 1.00 未満のとき, FX10 での実行時間 よりも高速であることを意味する.

5.1.2 NICAM の結果

図 20 に, NICAM の主要カーネルについて, 異機種環境 で評価した結果を載せる.







5.1.3 NICAM まとめ

図 20 から, チューニングについて FX10 で効果のある実 装は異機種で有効とは限らない. また実行時間で, SR16000 が最も高速である場合が多い. ただし SR16000 と FX10 と の理論 FLOPS 比(0.24)を考慮すると, SR16000 では必ず しも演算効率は高くない. 一方, FX10 は 1 ノード当たり の理論 FLOPS 比からすると, 効率が良いといえる. この理 由は,元のコードは FX10 で最適化されており,その他の CPU で必ずしも最適ではないからであろう.

5.2 COCO の異機種評価

5.2.1 測定条件

機種ごとに,以下の条件で測定した.

(1)FX10 : 16smp

(2)**SR16000** : 32smp

(3)Ivy Bridge : 20smp

(4)Xeon Phi

- **60smp** (COCO_flxomp2, COCO_flxomp3)
- **120smp**(COCO_flxomp5)

5.2.2 COCO の結果

図 21 に, COCO の主要カーネルについて, 異機種環境 で評価した結果を載せる.



5.2.3 COCO_flaxomp5 のブロック長の調整の効果

COCO_flaxomp5 はブロック化されているため, ブロック 長が性能に影響を及ぼす. そこで, ブロック長を 1~600 まで変化させた場合の性能について, オリジナルコードと チューニング済みコード (最適化)の実行時間の変化を FX10, Ivy Bridge, および Xeon Phi で調査した. その結果 を図 22 に示す.



(b) Xeon Phi 図 22 COCO flaxomp5 のブロック長調整の効果

図 22 より, FX10 ではブロック長が 500 周辺で高速であ るが, Ivy Bridge と Xeon Phi はブロック長が 40 周辺で高速 となる.表4に,最適なブロック長と実行時間を載せる.

表4 最適なブロック長と実行時間

	15日	最適	実行時間
	項目	ブロック長	[秒]
1	FX10 オリジナル	511	0.0098
2	FX10 最適化	498	0.0089
3	Ivy Bridge オリジナル	17	0.0034
4	Ivy Bridge 最適化	20	0.0029
5	Xeon Phi オリジナル	36	0.0089
6	Xeon Phi 最適化	33	0.0067

5.2.4 COCO まとめ

図 21 から, Ivy Bridge は, COCO_flaxomp3, COCO_flaxomp5 で FX10 との理論 FLOPS 性能比(0.59)を考 慮すると, 効率が良いといえる. 一方, Xeon Phi の実行時 間は, 理論 FLOPS 性能比に対して悪い. この理由は解析中 であるが, COCO の演算カーネルは IF 文を含むため, 最適 化が Xeon Phi で不十分/困難であることが要因の1つとし て考えられる.

5.3 CCS-QCDの異機種評価

5.3.1 測定条件

問題サイズ N08P08C4 を用いて、機種ごとに以下の条件 で行った.

(1)FX10: 8mpi 16smp

(2)SR16000: 8mpi 8smp

(3)Ivy Bridge: 8mpi 8smp

(4)Xeon Phi: 8mpi 30smp, 8mpi 60smp

5.3.2 QCD の結果

図 23 に, CCS-QCD の主要カーネルについて, 異機種環 境で評価した結果を載せる.



5.3.3 CCS-QCD まとめ

図 23 より, Xeon Phi の実行時間は, FX10 に対する理論 FLOPS 性能比を考慮すると演算効率が悪い.また, SR16000 および Ivy Bridge ともに, FX10 との理論 FLOPS 性能比に 対して, 演算効率が悪い. この理由は解析中であるが, 各 CPU に対する最適実装について調査する必要がある.

5.4 異機種評価を通してのまとめ

全体を通して, FX10における現在の実装は, 異機種 CPU に対して演算効率が良いといえる.現在の実装は, FX10 向きによく最適化されているといえる.一方, 全般を通し て Xeon Phi の演算効率が悪い. この原因分析は今後の課題 である.本研究では主目的ではないが, Xeon Phi 向きの演 算カーネルのチューニングを調査することは,コード最適 化の観点から興味深い.

6. おわりに

本報告では,数値計算レイテンシコアの高度化・高効率 化による将来の HPCI システムに関する調査研究での計算 機設計に用いるアプリケーションにおいて,性能予測のた めの基礎データ取得時に必要な最適化,および異機種環境 を通しての性能評価について説明した.

本評価を通して得た結論は,現状の FX10 での実行効率 は十分であるといえる.FX10 向きに十分にチューニング されているといえる.一方で,Xeon Phi を中心とした異機 種性能では,FX10 に対する理論 FLOPS 比の観点から,多 くの場合,演算効率が悪い.この理由の一つは,本評価で はそれぞれのCPU 向きにチューニングをしておらず,FX10 に対してチューニングしたコードを移植しただけであるこ とがあげられる.今後の性能解析が必要である.

また本評価の別の側面として, FX10 でチューニングさ れたコードを異機種環境に移植する場合, 演算効率の差が あまりないであろうことを示唆している. FX10 から異機 種環境へのプログラムを移植する際の参考になる可能性が ある.

最後に、OpenMP での並列化の際、対象となるループの 並列性がスレッド数より少なくなる場合がある.この場合、 ループ融合が必要である.ループ融合は手動で実装するほ か、OpenMP のディレクティブで実装する方法がある.特 に、Xeon Phi のようなメニーコア計算機での高スレッド実 行では効果がある.

謝辞 本研究を行うに当たり,富士通 PRIMEHPC FX10 の性能プロファイラ情報など多数のご支援をいただいた富 士通の諸氏に感謝いたします.

また, CCS-QCD Bench の利用に関し,広島大学 石川健 一 准教授,筑波大学 藏増嘉伸 教授,宇川彰 教授, 朴泰祐 教授に感謝いたします.

本研究は、文部科学省「将来の HPCI システムのあり方 の調査研究」(平成 24 年度~平成 25 年度)の支援による. また本論文の結果の一部は、理化学研究所のスーパーコン ピュータ「京」を利用するとともに、「京」以外の HPCI システム利用研究課題を遂行して得られたものです(課題 番号:hp120128).

参考文献

 文部科学省「将来の HPCI システムのあり方の調査研 究」に係る実施機関の選定について」, 平成24年6月 15日. http://www.mext.go.jp/b_menu/houdou/24/06/1322138.htm

- HPCI 技術ロードマップ白書, 2012年3月. http://open-supercomputer.org/wp-content/uploads/2012/03 /hpci-roadmap.pdf
- 3) 計算科学ロードマップ白書, 2012 年 3 月. http://open-supercomputer.org/wp-content/uploads/2012/03 /science-roadmap.pdf
- 4) 片桐ほか:レイテンシコアの高度化・高効率化による 将来の HPCI システムに関する調査研究のためのアプ リケーションと性能評価,情報処理学会研究報告 2012-HPC-137 (2012)
- 5) 片桐ほか:レイテンシコアの高度化・高効率化による 将来の HPCI システムに関する調査研究のためのアプ リケーション最適化と異機種計算機環境での性能評価, 情報処理学会研究報告 2012-HPC-139 (2013)