WEKO3
アイテム
動的再構成プロセッサMuCCRA-4の実装
https://ipsj.ixsq.nii.ac.jp/records/98139
https://ipsj.ixsq.nii.ac.jp/records/98139d3f1ec53-2136-4859-b100-7cbd216feba3
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]()
2100年1月1日からダウンロード可能です。
|
Copyright (c) 2014 by the Institute of Electronics, Information and Communication Engineers
This SIG report is only available to those in membership of the SIG. |
|
SLDM:会員:¥0, DLIB:会員:¥0 |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2014-01-21 | |||||||
タイトル | ||||||||
タイトル | 動的再構成プロセッサMuCCRA-4の実装 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Implementation of MuCCRA-4: Dynamically Reconfigurable Processor Array | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | 再構成アーキテクチャ | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
慶應義塾大学大学院理工学研究科 | ||||||||
著者所属 | ||||||||
慶應義塾大学大学院理工学研究科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Science and Technology, Keio University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Science and Technology, Keio University | ||||||||
著者名 |
片桐, 徹
× 片桐, 徹
|
|||||||
著者名(英) |
Toru, Katagiri
× Toru, Katagiri
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 再構成プロセッサ (DRPA:Dynamically Reconfigurable Processor Array) は,そのエネルギー効率の高さにより組み込みデバイスのアクセラレータとして優れているが,最近の組み込みデバイスは高い性能を必要とするため,必ずしもこれに対応できていない.そこで,本報告では,まず DRPA の PE アレイの接続方式の変更,PE(Processing Element) のパイプライン化による動作周波数の向上を行った.次に,複数の PE 間にまたがるデータハザードを原因とするストールに対処するため,Tiny Vector 命令を提案した.この二つの改善手法により,ベースアーキテクチャと比較して約 4 倍の性能を実現することができた. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Although Dynamically Reconfigurable Processor Arrays (DRPAs) are advantageous for embedded devices because of their high energy efficiency, some of recent mobile devices are often required to execute performance centric jobs. In order to increase the clock frequency, introducing pipelined structure into each PE is a straight forward way, but the frequent pipeline stall will be caused by the data hazard between multiple PEs. In order to mitigate the influence of data hazard between PEs, a tiny vector instruction mechanism is introduced. With a single vector instruction, a small number of data are continuously processed in the pipeline of the PE. The pipeline stalls are removed without increasing the number of hardware contexts, thus the amount of configuration data. MuCCRA-4 with tiny vector instructions improves the performance by almost 4 times as the base DRPA(MuCCRA-3). | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
研究報告システムLSI設計技術(SLDM) 巻 2014-SLDM-164, 号 22, p. 1-6, 発行日 2014-01-21 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |