WEKO3
アイテム
スケーラブル・ハードウェア機構における信号情報格納・再生方式
https://ipsj.ixsq.nii.ac.jp/records/98122
https://ipsj.ixsq.nii.ac.jp/records/981226d1c011e-e5ac-4285-a171-a6063ca3fba2
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]()
2100年1月1日からダウンロード可能です。
|
Copyright (c) 2014 by the Institute of Electronics, Information and Communication Engineers
This SIG report is only available to those in membership of the SIG. |
|
SLDM:会員:¥0, DLIB:会員:¥0 |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2014-01-21 | |||||||
タイトル | ||||||||
タイトル | スケーラブル・ハードウェア機構における信号情報格納・再生方式 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Storing and Regenerating Signal Information in a Scalable Hardware System | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | FPGA・非同期 | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
東京農工大学 | ||||||||
著者所属 | ||||||||
東京農工大学 | ||||||||
著者所属 | ||||||||
東京農工大学 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Tokyo University of Agriculture and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Tokyo University of Agriculture and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Tokyo University of Agriculture and Technology | ||||||||
著者名 |
加藤, 佑典
× 加藤, 佑典
|
|||||||
著者名(英) |
Yusuke, Katoh
× Yusuke, Katoh
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 大規模回路の実装は単一の FPGA では収まりきらず,複数 FPGA に回路を分割して実装することになるが,回路の動作周波数が低下する.そのため,我々は回路の動作周波数の低下を抑えつつ,分割回路間の信号伝達を可能にするスケーラブル・ハードウェア機構を提案してきた.この機構を実現するために,分割回路間の信号情報を一括転送し,分割回路を一つの回路システムとして動作させる信号情報格納方式および信号情報再生方式を提案する.本発表では,スケーラブル・ハードウェア機構の概要を説明し,信号情報格納・再生方式について示し,その実装および評価した結果について報告する. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | In implementing a large-scale circuit into a single LSI, limitation of circuit area or degradation of max imum operating frequency sometimes occurs. For such a problem, though circuit partitioning is applied to multiple LSIs, conventional communication of signal information including a clock signal among partitioned circuits is difficult to be applied for acceleration due to sacrifice of an operating frequency. To overcome such problems, we have proposed a scalable hardware mechanism with keeping its operation frequency and allowing communicating signal information among partitioned circuits. In this paper, a storing and regenerating signal information which are needed in burst transferring signal information among partitioned circuits as well as the concept of the scalable circuit hardware mechanism is described. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
研究報告システムLSI設計技術(SLDM) 巻 2014-SLDM-164, 号 5, p. 1-6, 発行日 2014-01-21 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |