書込み電力最小カット部探索とそれを用いた不揮発論理回路の低電力化

• Item type: SIG Technical Reports(1)
• 公開日: 2013-11-20
• タイトル: 書込み電力最小カット部探索とそれを用いた不揮発論理回路の低電力化
• タイトル / 言語: en
• タイトル: Power Reduction of Non-volatile Logic Circuits Using the Minimum Writing Power Cut-set of State Registers
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 低消費電力技術
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 早稲田大学基幹理工学研究科
• 著者所属: 早稲田大学基幹理工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Fundamental Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Graduate School of Fundamental Science and Engineering, Waseda University
• 著者名: 糸井, 優大; 木村, 晋二
• 著者名(英): Yudai, Ito; Shinji, Kimura
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，磁気トンネル結合を用いた次世代不揮発メモリルジスタが注目されている．これらは，電源遮断時でも記憶を保持でき，CMOS 素子と集積できかつ高速動作が可能である．これらを用いることで，状態の退避をケアすることなく，細粒度な LSI の電源管理が可能となる．しかし，不揮発素子は通常メモリ素子に比べて書込み電力が 10 倍程度大きく，不要な書込みを制限することが必要不可欠である．我々はこれまでに，状態保存レジスタの不揮発化における書込み削減のため，元のレジスタの位置とは異なる場所に状態保存レジスタを挿入する手法を提案したよりスイッチング確率が小さい位置に状態保存レジスタを配置することにより，元の場所に配置する場合に比べて書込み頻度を削減できる．スイッチング確率最小位置の探索には，最大フロー最小カット定理を用いたカット探索を利用する．本稿では，カットの探索時にスイッチング確率だけでなく状態保存や復帰のために必要となる付加回路のオーバーヘッドについても考慮することでトータルの消費電力を最小化する手法について述べる．さらに本手法を ISCAS89 ベンチマーク回路 ５ 個に適用し，論理合成後の電力評価を行った．その結果，元のレジスタの位置に不揮発レジスタを入れるのと比べて，2.6％-15.1％ (平均 8.34%) の電力削減が得られることを示した。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Recently, the next generation non-volatile memory/register using magnetic tunnel junction elements has been paid attention. Such devices can keep the data when power off, can be integrated in CMOS LSI and have fast access speed. By using such devices, we can apply fine and low overhead power control for CMOS LSI. The write energy of such devices, however, is larger than that of a usual D flip-flop (about 10 times). So it is very important to reduce the write operations on such devices. Therefore we have proposed a write reduction method for non-volatile registers, where a minimum cut-set that has the smallest switching activity is searched by using the min-cut max-flow theorem and non-volatile registers are inserted to the cut-set. In this study, we also consider the overhead of additional circuits for recovering and saving the state to minimize the total power of the circuit. The method has been implemented and applied to ISCAS 89 benchmarks. Compared with the case where non-volatile registers are inserted to the original position, 2.6%—15.1% power reductions (8.34% on average) have been found.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2013-SLDM-163, 号 27, p. 1-6, 発行日 2013-11-20
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会