PPCに基づく高歩留まり回路の発見的設計手法

• Item type: SIG Technical Reports(1)
• 公開日: 2013-11-20
• タイトル: PPCに基づく高歩留まり回路の発見的設計手法
• タイトル / 言語: en
• タイトル: A Heuristic Design Method for Yield Improvement based on PPCs
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 信頼性
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 奈良先端科学技術大学院大学
• 著者所属: 奈良先端科学技術大学院大学
• 著者所属: :立命館大学
• 著者所属: 奈良先端科学技術大学院大学
• 著者所属(英): en
• 著者所属(英): Nara Institute of Science and Technology
• 著者所属(英): en
• 著者所属(英): Nara Institute of Science and Technology
• 著者所属(英): en
• 著者所属(英): Ritsumeikan University
• 著者所属(英): en
• 著者所属(英): Nara Institute of Science and Technology
• 著者名: 早苗, 駿一; 原, 祐子; 山下, 茂; 中島, 康彦
• 著者名(英): Shunichi, Sanae; Yuko, Hara-Azumi; Shigeru, Yamashita; Yasuhiko, Nakashima
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: PPC (Partially-Programmable Circuit) は組み合わせ回路の一部を LUT(Look Up Table) に置き換え，冗長な配線を加えた新しい回路モデルである.ＬＵＴの論理再構成機能を利用してLSI製造時の故障を回避することにより，歩留まりを向上させることが可能である．本論文では，合成対象の回路をいくつかのサブ回路に分割し，サブ回路ごとに最適化することで PPC の合成に要する時間を削減する発見的手法を提案する．２ 種類の ＬＵＴ の設定条件において評価し，全探索による結果と比較して探索時間を平均で 92.2％，90.1％ 削減しつつ，89.0％，100％ の解の最適性を実現した．PPC の合成における本手法の有効性と，ベンチマーク回路の特徴を踏まえた考察を示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: A PPC (Partially-Programmable Circuit) is a novel circuit model, which replaces some logic gates with LUTs (Look Up Tables) and adds redundant wires. PPCs have an ability to improve the manufacturing yield by bypassing some faults utilizing the reconfigurability of the LUTs. In this paper, a heuristic method which partitions a circuit into several sub-circuits and optimizes each sub-circuit is proposed for reducing the exploration time of adding the redundant wires. The proposed method is evaluated with two types of LUTs. Comparing with a full search method, our method reduced the exploration time by 92.2% and 90.1% while maintaining the high optimality (on average 89.0% and 100%, respectively), which demonstrates the effectiveness of the proposed method. Furthermore, discussions considering features of benchmark circuits are given.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2013-SLDM-163, 号 6, p. 1-6, 発行日 2013-11-20
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会