WEKO3
アイテム
ワード線電位を適応的に降圧して読み出しマージンを拡大した低電圧動作 6Tr CMOS SRAM
https://ipsj.ixsq.nii.ac.jp/records/95347
https://ipsj.ixsq.nii.ac.jp/records/95347cc0c9f3b-02bf-4889-b485-8b97df74b316
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]()
2100年1月1日からダウンロード可能です。
|
Copyright (c) 2013 by the Institute of Electronics, Information and Communication Engineers
This SIG report is only available to those in membership of the SIG. |
|
SLDM:会員:¥0, DLIB:会員:¥0 |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2013-09-30 | |||||||
タイトル | ||||||||
タイトル | ワード線電位を適応的に降圧して読み出しマージンを拡大した低電圧動作 6Tr CMOS SRAM | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Low Supply Voltage, Large “Read” Margin, Six-Transistor CMOS SRAM Employing Adaptively Lowering Word Line Voltage | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
中央大学大学院理工学研究科情報工学専攻 | ||||||||
著者所属 | ||||||||
中央大学大学院理工学研究科情報工学専攻 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Science and Engineering, Chuo University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Science and Engineering, Chuo University | ||||||||
著者名 |
小林, 伸彰
× 小林, 伸彰
|
|||||||
著者名(英) |
Nobuaki, Kobayashi
× Nobuaki, Kobayashi
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | ワード線電位 (Vww) を読み出し時に降圧し、書き込み時に昇圧する電圧レベル変換 (Self-controllable Voltage Level ; SVL) 回路を、メモリセル電位 (Vmm) を読み出し字に昇圧し、書き込み時に降圧する SVL 回路を開発した。これらを 2K-bit 6-Tr SRAM に適用し、90-nm CMOS 技術で試作・評価した。しきい値電圧 (Vt) のばらつきがワーストケースの場合、従来形 SRAM は供給電圧 (Vww) < 1.15V で読み出しマージン (RM) が 0 V となったが、本 SRAM (改良形 SRAM) は Vww < 0.59 V で RM が 0 V となった。これより、SVL 回路は読み出しマージンを大幅に拡大できることがわかった。同様に、データ読み出しが不可能な Vdd 範囲は、従来形 SRAM が Vww <1.15 V であったのに対して、改良形 SRAM は Vww <0.41 V であった。これより、SVL 回路は読み出し動作可能な Vww 範囲も大幅に低減できる事ができた。なお、SVL 回路の面積オーバーヘッドは 0.677% である。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | We developed and applied a new circuit, called the "Self-controllable Voltage Level (SVL)" circuit, to achieve an expanded "read" margin in a low supply voltage 90-nm, 2-kbit, six-transistor CMOS SRAM. The SVL circuit can adaptively lower and higher the word-line voltages for a "read" and "write" operation, respectively. At the threshold voltage fluctuation of 6σ, an operating Vdd range was less than 1.15 V at the "read" margin of 0 V for the conventional SRAM, while on the other hand, the operating Vdd range was less than 0.59 V at that for the newly developed SRAM. This result showed that the SVL circuit can significantly expand the "read" margin of the SRAM. An area overhead was 0.677 % that of the conv. SRAM. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
研究報告システムLSI設計技術(SLDM) 巻 2013-SLDM-162, 号 13, p. 1-6, 発行日 2013-09-30 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |