再利用表パージアルゴリズムの改良による自動メモ化プロセッサのハードウェア削減手法

• Item type: SIG Technical Reports(1)
• 公開日: 2013-07-24
• タイトル: 再利用表パージアルゴリズムの改良による自動メモ化プロセッサのハードウェア削減手法
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: ハードウェアアクセラレーション
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋工業大学
• 著者所属: 名古屋工業大学
• 著者所属: 名古屋工業大学
• 著者所属: 名古屋工業大学
• 著者所属: 奈良先端科学技術大学院大学
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者所属(英): en
• 著者所属(英): Nara Institute of Science and Technology
• 著者名: 柴田裕貴; 神村和敬; 津邑公暁; 松尾啓志; 中島康彦
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 我々は，計算再利用技術に基づく自動メモ化プロセッサ，およびこれに値予測に基づく投機マルチスレッド実行を組み合わせた並列事前実行機構を提案している．自動メモ化プロセッサは，関数とループを計算再利用の対象としており，実行時にその入出力を再利用表に記憶しておくことで，同一入力による同一命令区間の実行を省略する．本稿では，再利用表をより効率的に利用するためにループの特徴を利用した再利用表パージアルゴリズムを提案する．また，ループにおいて再利用が見込めない入出力の登録や検索を中止する機構も併せて提案する．これらにより，性能を低下させることなく再利用表の一部を構成している CAM を小容量で実装できるようになり，自動メモ化プロセッサの消費エネルギーを削減できると考えられる．SPEC CPU95 を用いてシミュレーションにより評価した結果，従来モデルにおいて，CAM の容量を 128KBytes とした場合には最大 40.5％，平均 9.6％，8KBytes とした場合には最大 24.9％，平均 4.4％ であったサイクル削減率が，提案モデルでは，8KBytes で最大 40.6 ％，平均 10.6 ％となり，性能を低下させることなく，より小容量の CAM で実装できることを確認した．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2013-ARC-206, 号 15, p. 1-9, 発行日 2013-07-24
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会