資源リサイジングとクロック周波数ブーストを 適応的に切り替えるデュアルターボブースト

山 口 恭 平^{†,☆} 塩 谷 亮 太[†] 安 藤 秀 樹[†]

プロセッサの TDP(thermal design power) は、すべてのコアが動作している場合を想定して決め られている.しかし、そのような場合は多くなく、電力予算は余っていることが多い.現在では、こ れを動作コアに割り当て、クロック周波数を増加させ、単一スレッドの実行性能を改善する手法がと られている.しかし、クロック周波数を増加するだけでは、メモリアクセス時間が実行時間の多くを 占めるメモリインテンシブなプログラムの実行においては効果が少ない.これに対して、我々はこれ までに、動的に命令ウィンドウの資源を拡大し、メモリレベル並列を利用し性能を改善する資源のリ サイジング手法を提案した.しかし、電力をより多く消費する、また、計算インテンシブなプログラ ムの性能を向上させることはできないという欠点があった.本論文では、アイドルコアが存在すると きの余剰電力予算の活用方法として、プログラムの実行フェーズが、メモリインテンシブか計算イン テンシブのどちらかであるかを動的に予測し、資源リサイジングかクロック周波数ブーストかを選択 することによりそれぞれの利点を活かすデュアルターボブーストを提案する.本手法を用いれば、プ ログラムがメモリインテンシブか計算インテンシブのどちらであっても適応的に余剰電力予算を性能 向上に結びつけることができる.SPEC2000 プログラムを使用して評価を行ったところ、資源リサイ ジング、クロック周波数ブースト単体を適用した場合に対して、デュアルターボブーストにより、そ れぞれ、12%、8%性能が向上することを確認した.

Dual Turbo Boost: Adaptively Selecting Resource Resizing and Clock Frequency Boost

KYOHEI YAMAGUCHI,[†] RYOTA SHIOYA[†] and HIDEKI ANDO[†]

The TDP (thermal design power) of a processor is determined under the assumption where all cores are working. However, such a case is not often, and thus power budget is left in many cases. In current microprocessors, a method that boosts the clock frequency by allocating the left budget to working cores is introduced to increase performance. Unfortunately, this method is ineffective in memory-intensive programs, because memory access time dominates the execution time. On the other hand, we previously proposed the resource resizing scheme that improves performance of memory-intensive programs. However, this scheme has a drawback that more power is consumed and it cannot improve performance of computer-intensive programs. This paper proposes a scheme called dual turbo boost that effectively utilizes left power budget when several cores are idle. The scheme selects the resource resizing or clock frequency boost by predicting whether the executing phase is memory-intensive or not, and exploit each advantage. Our evaluation results using SPEC2000 programs show that the dual turbo boost achieves performance improvements over the resource resizing or clock frequency boost solely by 12% or 8%, respectively.

1. はじめに

プロセッサが消費可能な電力は,自身の発生する熱量によって制限されている.現在のマルチコアプロセッサにおいては,全てのコアが動作する場合を想定して消費電力の上限である TDP(thermal design power)

が決定されている.しかし,そのようにすべてのコア が動作している場合は多くなく,アイドルコアにより 電力予算が余っていることが多い.そこで,現在のプ ロセッサでは,余剰電力予算を動作中のコアに回し, クロック周波数を上げ,単一スレッドの性能を向上さ せるターボブースト技術が搭載されている.しかしこ の手法は,メモリインテンシブなプログラムに対して は有効ではない.なぜなら,主記憶とプロセッサの間 にはメモリウォールと呼ばれる大きな速度ギャップが 存在し,主記憶アクセス時間が実行時間の多くを支配

[†] 名古屋大学大学院工学研究科

Presently with Renesas Electronics Corp.

メモリウォール問題を解決するためのアプローチと して、積極的なアウトオブオーダ実行がある.この手 法は、命令ウィンドウを構成する資源であるリオーダ バッファ(ROB: reorder buffer),発行キュー (IQ: issue queue),ロード/ストアキュー (LSQ: load/store queue)を拡大し、プロセッサがサポートするインフ ライト命令数を大幅に増加させるものである.これ により、キャッシュミスを起こすロードの早期実行が 可能となり、メモリアクセスを並列化する.このタ イプの並列をメモリレベル並列 (MLP: memory-level parallelism)と呼ぶ.

このアプローチを単純に実現しようとすると,資 源拡大によりクロック速度を低下させてしまうとい う問題がある.この問題は,資源をパイプライン化 すれば解決するが,代わりに,命令レベル並列(ILP: instruction-level parallelism)の有効利用を阻害して しまう.これは主に,IQのパイプライン化による.IQ をパイプライン化すると,ウェイクアップ→セレクト のループが1サイクルで完結しなくなり,依存関係に ある命令を連続したサイクルで発行できなくなる.

このトレードオフを解決する手法として,我々は, プログラムの実行中の利用可能な並列性 (ILP か MLP か) に適応して,命令ウィンドウの資源サイズを細粒 度で動的に変化させる**動的資源リサイジング手法**を提 案した¹¹⁾.この手法では,実行がメモリインテンシブ と予測される場合,資源を拡大し,同時にパイプライ ン化し,MLP利用によって性能向上をはかる.逆に, 計算インテンシブと予測される場合,資源を縮小し, パイプライン段数を減少させ,ILP を利用し,性能向 上をはかる.

この資源リサイジング手法の欠点として,以下の2 点があげられる.1) 資源拡大時にはより多くの電力 を消費する.2)計算インテンシブなプログラム,ある いは、フェーズの性能を向上させることはできない.

そこで本論文では、アイドルコアによる余剰電力予 算を利用し、クロック周波数ブーストと資源リサイジ ングを動的に切り替えるデュアルターボブーストとい う手法を提案する.本手法では、実行中のプログラム のフェーズがメモリインテンシブか計算インテンシブ かを時間的に粗い粒度で予測し、それぞれに応じて、 資源リサイジングまたはクロック周波数ブーストを選 択し、いずれのフェーズについても、アイドルコアの 余剰電力を利用し性能向上をはかることができる.

本論文の残りの部分は、以下のような構成となって いる.2節では、資源リサイジング手法を説明する.3



図1 レベルを変えることによる資源のリサイジング

節では、デュアルターボブーストについて提案する. 4節では、デュアルターボブーストの性能限界を見積 もるための最適なオラクルモード選択パターンの求め 方について述べる.5節で評価環境を説明し、6節で 評価結果を示す.最後に7節で本論文をまとめる.

2. 資源リサイジング手法

本節では、資源リサイジング手法¹¹⁾について説明す る.積極的なアウトオブオーダ実行により MLP を利 用するために必要な資源は、命令ウィンドウを構成す る資源である.本研究では、Intel P6⁶⁾タイプのアー キテクチャを仮定している.したがって、命令ウィン ドウは ROB, IQ, LSQ からなる.これらの資源は、 すべて FIFO で構成される.したがって、ある時点で 先頭からあるエントリまで使用していたとするなら、 リサイジングとは、図1に示すように、使用領域と不 使用領域の境界を移動させることである.この境界に は、クロック・ゲート付きのラッチを挿入し、レベル を増加させる場合、ゲートを開き、ラッチをパイプラ イン・ラッチとして動作させる.レベルを減少させる 場合、ゲートを閉じ、境界より上位の領域に信号が伝 搬しないようにする.

ここで,リサイズする資源のサイズとそのパイプラ インの深さの組の呼称として,資源レベル(または,単 にレベル) (level = {size, pipeline-depth}) と呼ぶ用 語を定義する.レベルが増加すれば,サイズは増加す る.パイプラインの深さは,そのサイズの資源の遅延 に応じて決定される.

2.1 資源拡大・縮小の概要

一般に,最終レベルキャッシュミス(以下,文脈に 応じて単にキャッシュミスと呼ぶこともある)は,時 間についてかたまって生じる傾向があることが知られ ている.これは,プログラム実行におけるフェーズの 変化に応じて,メモリアクセスの局所性が低下する瞬 間があるためと考えられる.資源リサイジング手法で は,この性質を利用し,一度キャッシュミスが生じた ら,続けてしばらくの間ミスが生じると予測し,資源 を拡大し,MLP を利用できるようにする.具体的に

```
1: cvcle = 0:
                        // current clock cycle
 2: level = 1;
                        // resource level
     shrink_timing = -1; // timing of shrink
 3:
 4:
     do_shrink = 0;
                        // flag instructing shrink of the resources
 5:
 6:
    foreach cycle {
 7:
      if (L2 miss) {
 8:
         level = min(level + 1, max_level); // enlarge the resources
 9:
          shrink_timing = cycle + memory_latency;
10:
         do shrink = 0:
11:
       } else if (cycle == shrink_timing) {
12:
         do_shrink = 1;
13:
       if (level > 1 && do shrink) {
14:
         // check if the regions of ROB, IQ, and LSQ to be removed by shrinking are vacant
15:
         if (is_shrinkable(level)) {
16:
17:
           level = level - 1; // shrink the resources
           shrink_timing = cycle + memory_latency;
18:
19:
           do_shrink = 0;
20:
         } else {
21:
           stop_alloc(); // stop resource allocation to increase the vacancies in resources
22:
         }
23:
       }
24: }
```

図2 資源リサイジングのアルゴリズム

は,キャッシュミスが生じたら,各資源のレベルを1 つ増加させる(もし,現在が最大レベルなら,そのま ま変化させない).

一方,最後のキャッシュミスが生じてから主記憶レ イテンシが経過したら、今後ミスはしばらく生じない として,ILPを利用するため資源を縮小する.具体的 には、各資源のレベルを1つ減少させる(もし、現在 が最小レベルなら、そのまま変化させない).ただし、 ROB, IQ, LSQの削除される領域に命令があるなら、 資源割り当てを停止し、その領域に命令がなくなるま で待ち合わせる.

2.2 アルゴリズム

図2に,資源リサイジングのアルゴリズムを擬似 コードで示す.本研究では,L2キャッシュを最終レベ ルキャッシュとしており,それを仮定した記述となっ ている.

L2 キャッシュミスが生じたサイクルでは, 資源を拡 大する. すなわち, 資源レベルを1つ増加させる(現在 のレベルがすでに最大レベルなら, そのまま変化させ ない)(第8行). そして,後に資源を縮小するタイミン グを知るため,そのタイミングである shrink_timing を,現在のサイクルに主記憶レイテンシを加えたサイ クルとする(第9行). 加えて,資源の縮小を指示する フラグである do_shrink をクリアする(第10行).

L2 キャッシュミスが生じなかったサイクルで,現在のサイクルが以前に定めた資源縮小タイミングに至っ

ていたら, do_shrink フラグをセットし,以後,可能 なら資源を縮小するよう制御する (第 12 行).

現在のレベルが1より大きく,do_shrink フラグ がセットされていれば,ROB,IQ,LSQが同時に縮 小可能かをチェックする(第16行).すなわち,縮小 により削除する領域に命令が残っていないかチェック する.もし命令が残っていれば,現在サイクルでの縮 小は行わず,資源の空きの領域が増加するよう割り当 てを停止し,縮小を後のサイクルに延期する(第21 行).もし命令が残っていなければ,資源を縮小する. すなわち,資源レベルを1つ減少させる(第17行). そして,shrink_timingを,次回の縮小のために,現 サイクルに主記憶レイテンシを加えたサイクルとし, do_shrink フラグをクリアする(第19行).

図3に、どのように資源レベルが遷移するかの例を 示す.レベルの最大値を3と仮定する.時刻t0に、L2 キャッシュミスが起こったとすると、レベルが1つ増 加される.同様に、時刻t1に、さらにL2キャッシュ ミスが起こり、再びレベルは増加され3になる.時刻 t2に再びL2キャッシュミスが起こるが、今度はレベ ルが最大値になっているので、そのまま変化しない. 時刻t4で、最後のL2キャッシュミスから主記憶レイ テンシが経過した.そこで、レベルは1減少される. さらに主記憶レイテンシが経過する時刻t5では、レ ベルは再び1減少される.ここで、時刻t1~t3の期 間、メモリアクセスがオーバラップしており、MLP



図 3 L2 キャッシュミスによるレベル遷移の様子

が利用される.

3. デュアルターボブースト

本節では、提案手法であるデュアルターボブースト の動作を説明する.デュアルターボブーストは、実行 しているプログラムのフェーズが、時間軸上の粗い間 隔で、メモリインテンシブか計算インテンシブかどう かを動的に予測する.メモリインテンシブと予測した 場合は、MLP利用による性能の改善を図るために、資 源リサイジングモードで動作させる.逆に、計算イン テンシブと判断した場合は、クロック周波数ブースト モードで動作させる.

ここで、注意していただきたいことは、モード切り 替え時に、プロセッサをしばらく停止する必要があ るということである.この停止期間は、クロック周波 数と電源電圧を変更するために要する.この時間は, 10µs⁷⁾ 程度 (5 節の評価パラメータでは 30k サイク ル)と非常に長いので、モード切り替えによる損失を 利益が上回るためには、少なくとも、切り替え後、そ のモードに長くとどまらなければならない. このため, どちらの性質を持つ期間が現れるかどうかを予測する 方法として、資源リサイジングで用いている細粒度な 手法は適切でなく、粒度の粗い方法が適している. そ こで,比較的長い期間のインターバルを設ける.ある インターバルでメモリインテンシブ、または、計算イ ンテンシブであるなら、次のインターバルも、同様で あると予測し、それぞれ、資源リサイジングモード, クロック周波数ブーストモードで動作させる.

資源リサイジングモードのインターバルでは,計算 インテンシブな期間が占める割合は少ないが,資源リ サイジング手法により,資源を縮小し,通常クロック 周波数の下ではあるが, ILP を利用することができる.

メモリインテンシブかどうかの判断には、1k 命令あ たりの L2 キャッシュミス回数 (MPKI: misses per kilo instructions) を用いる.あるインターバルの MPKI があらかじめ定めたしきい値以上であれば、次のイン ターバルはメモリインテンシブと予測し、そうでなけ



れば,計算インテンシブと予測する.ただし,前述し たモード切り替えのペナルティを被る頻度を少なくす るため,図4に示すように,モード遷移にヒステリシ スをもたせる.すなわち,しきい値を高低2つ設け, 周波数ブーストモードから資源リサイジングモードへ の遷移には,MPKIが高しきい値を上回ることを条件 とし,逆方向の遷移には,低しきい値を上回ることを 条件とする.こうすることにより,モードにとどまる 時間が長くなり,モード遷移頻度が低下する.

4. オラクルな最適モード選択

前述したように、モード切替時には、プロセッサを 停止させなければならない.性能を向上させるために は、このペナルティを超える利益がモード切り替え後 に得られなければならない.本節では、最初にこの点 におけるトレードオフについて説明する.次に、この トレードオフを考慮した最適なモード切り替えパター ンを求める方法について説明する.このモード選択は、 将来のモード選択に依存するため、実際のアルゴリズ ムとして適用することはできない.つまり、このモー ド選択はオラクルである.このモード選択による性能 評価を行うことにより、3節で述べた方式が、最適な 選択を行った場合に対してどの程度性能を失っている かを、6節で評価する.

4.1 モード遷移におけるトレードオフ

3節で述べた方式では、モード遷移のペナルティを 定量的に考慮していないという点で理想的な方式では ない.この点を図5を用いて説明する.

図5は、モード遷移の2つのパターンを表している. インターバル1と3はメモリインテンシブであり、イ ンターバル2は計算インテンシブとする.上のパター ンの場合 (switch case)では、インターバル2を計算 インテンシブと正しく予測し、資源リサイジングから クロック周波数ブーストにモード遷移している.その 後、インターバル3で再び資源リサイジングに遷移し ている*.2度の遷移においては、それぞれプロセッ

^{☆ 3} 節で述べた方式では、現在のインターバルの MPKI によって 次のインターバルのモードが決まるので、このような遷移は起 こらないが、ここでは説明を簡単にするため、遷移パターンを 単純化している。



サは停止し、ペナルティを支払っている.

これに対して、下のパターンの場合 (no switch case) は、一度も遷移しない場合を表している.インターバ ル2は計算インテンシブなので、上の場合に比べて実 行時間が長い.しかし、遷移に伴うペナルティを支払 うことがなく、インターバル3までの総実行時間は、 下の遷移しない場合の方が短い.

4.2 オラクルモード選択の求め方

あるインターバルにおいてモード遷移すべきかどう かは、その将来のモード遷移パターンに依存している. そこで、次のようにして最適なモード遷移パターンを 求める.

- (1) プログラムを全期間資源リサイジングモードで 実行し,各インターバルの実行時間を記録して保 存する.同様に,全期間クロック周波数ブースト モードで実行し,各インターバルの実行時間を保 存する.
- (2) N(≫1) 個のインターバルをまとめてタームと呼ぶ、ターム毎に(3)を繰り返すことにより、タームにおける最適なモードのパターン popt を求める。
- (3) ターム k において、含まれるインターバルが取り うるモードの組み合わせ p の全て (2^N 通り) に対 して、実行時間を以下のようにして計算する.
 - $exec_time(p) =$

 $t_m(i) + n(p) \times halt_time$

 $i=k \times N$ ここで、 $t_m(i)$ 、 $halt_time$ 、n(p)は、それぞれ、 (1) で保存したインターバル iのモード m での 実行時間、モード遷移時のプロセッサ停止時間、 モードの組み合わせ p におけるモード遷移の回 数である、実行時間 $exec_time(p)$ が最小となる モードの組み合わせが、ターム kの最適なモード のパターン p_{opt} である.

5. 評価環境

性能の評価には、SimpleScalar Tool Set Version $3.0a^{1}$ をベースに提案手法を実装したシミュレータを 用いた.命令セットは DEC Alpha ISA である. ベン チマークプログラムとして、SPEC2000 を使用した.

表1 ベースプロセッサの構成			
Pipeline width	4-instruction wide for each of fetch,		
	decode, issue, and commit		
ROB	128 entries		
IQ	64 entries		
LSQ	64 entries		
Function unit	4 iALU, 2 iMULT/DIV, 2Ld/St,		
	4 fpALU, 2 fpMULT/DIV/SQRT		
L1 I-cache	64KB, 2-way, 32B line		
L1 D-cache	64KB, 2-way, 32B line, 2ports,		
	2-cycle hit latency, non-blocking		
L2 cache	2MB, 4-way, 64B line,		
	12-cycle hit latency		
Main memory	300-cycle min. latency,		
	27.2GB/sec bandwidth		
Branch prediction	16-bit history 64K-entry PHT gshare,		
	2K-set 4-way BTB,		
	10-cycle misprediction penalty		
Data prefetcher	stride-based, 4K-entry, 4-way pred.		
	table, 16-data prefetch to L2 cache		
	on miss		
Clock freqency	3.0GHz		

バイナリは DEC/Compaq コンパイラを用い, -fast -O4のオプションでコンパイルし作成した.各プログ ラムについて,以下の2つの実行区間を評価した.

- シビア区間:最初の1G命令をスキップした次の 5G命令の内,資源リサイジングモードで実行した場合、レベル1とそれより上のレベル間を遷移した回数が最も多い1G命令の区間.この区間では、計算インテンシブとメモリインテンシブなフェーズを多く繰り返し、デュアルターボブーストにおいて、最適なモード選択が困難な区間である.
- SimPoint 区間: SimPoint⁵⁾ によって選んだ 100M 命令の区間. この区間は, SPEC ベンチマー クの各プログラムを最も代表する区間である.

評価の基準となるベースプロセッサの構成を表1に 示す.

5.1 資源リサイジングに関する仮定

各資源レベルでのサイズは、次のようにして定めた. 最初に、レベル1のIQをベースプロセッサの構成(64 エントリ、1段パイプライン)とし、その遅延を求め た.その遅延のL倍の遅延を持つIQのサイズを求め、 それをレベルLのIQのサイズとする(パイプライン 段数はLとする).次に、レベルLの他の資源のサイ ズは、同レベルのIQのサイズとバランスするように 定めた.つまり、レベルLのIQサイズが、レベル1 のそれのM倍なら、その他の資源のレベルLのサイ ズは、レベル1のそれのM倍とした.

IQ の遅延は、HSPICE により回路シミュレーション を行い得た⁹⁾. このシミュレーションでは、32nm LSI

表2 各レベルでの資源のサイズとパイプライン段数					
resource	paramotor	level			
	parameter	1	2	3	
IO	entries	64	384	544	
102	pipeline depth	1	2	3	
ROB	entries	128	768	1088	
	pipeline depth	1	2	2	
LSQ	entries	64	384	544	
	pipeline depth	1	2	3	

表3 クロック周波数ブーストにおける仮定				
Clock frequency	3.9GHz			
Main memory	390-cycle min. latency,			
	27.2GB/sec bandwidth			

プロセスの MOSIS の設計ルール²⁾ を仮定し,アリゾ ナ州立大学が開発した予測トランジスタモデル^{3),10)} を使用した.

ROB のパイプライン段数については,割り当てと コミットは IPC に影響しないが,レジスタフィールド の読み出しは,分岐予測ミスペナルティに影響を与え る.レジスタフィールドの読み出し遅延は,CACTI⁸⁾ を使って求め,パイプライン段数を決定した.パイプ ライン段数の増加分だけ,分岐予測ミスペナルティが 増加する.

LSQ のパイプライン段数については,遅延測定が 難しく,単純に,IQ のそれと同じとした.

表2に,各レベルにおける資源のサイズとパイプラ イン段数を示す.

2節で述べたように、資源レベルの切り替えは、 FIFOの使用領域と不使用領域の境界のラッチのク ロック・ゲートの開閉で行われる.これは非常に単純 なので、要する時間は長くないと推測できる.今回の シミュレーションでは、10サイクルを仮定した.

5.2 クロック周波数ブーストに関する仮定

特に断りのない限り,クロック周波数ブースト時の クロック周波数は,Intel Ivy Bridge のハイエンドの プロセッサ (通常モードで 3.0GHz) のターボブースト 時のクロック周波数である 3.9GHz⁴⁾ とした.主記憶 については,ブースト時も,その速度は変わらないの で,バンド幅は変わらない.一方,クロックサイクル を単位とするレイテンシは増加する.表3に,クロッ ク周波数ブースト時におけるパラメータをまとめる.

5.3 デュアルターボブーストに関する仮定

モード遷移においては、クロック周波数と電源電圧を 変えなければならない.これは、DVFS(dynamic voltage/frequency scaling)と同じ技術が使われ、10 μ s 停 止するとした⁷⁾.また、予備評価によってインターバ ル長は 100K 命令とした (紙面の制限上評価結果を示 さないが、インターバル長の性能への感度は低い).加 えて、以下断りのない限り、モード遷移の低しきい値 と高しきい値を、それぞれ、0.5、2.9 とした.これら の値は、シビア区間で性能のベンチマーク平均が最大 となる値である.しきい値に対する性能感度は、6.3 節で評価する.

6.評価

6.1 性 能

以下の5つのモデルを評価した.

- ベースモデル: 資源リサイジングもクロック周波 数ブーストも行わないモデル
- 資源リサイジングモデル:常に資源リサイジング
 モードで動作するモデル
- クロックブーストモデル:常にクロック周波数ブー ストモードで動作するモデル
- デュアルターボモデル:デュアルターボで動作す るモデル
- オラクルモデル:4節で説明した方法で得られた最 適なモード選択で動作するデュアルターボモデル
 6.1.1 シビア区間での評価結果

図 6 に,シビア区間での性能(命令実行のスルー プット)の測定結果を示す.同図からわかるように, SPECint2000 では,ほとんどのプログラムで資源リ サイジングよりクロックブーストの方が高い性能を示 している.これは,SPECint2000の多くのプログラ ムは計算インテンシブであるからである.これに対 し,デュアルターボはそれらのプログラムでクロック ブーストとほぼ同等の性能を示している.例外として, mcf はクロックブーストよりも資源リサイジングのほ うが高い性能を示しているが,これに対してもデュア ルターボはほぼ同等の性能を得ている.

SPECfp2000 では、SPECint2000 とは異なり、ク ロックブーストよりも資源リサイジングのほうが高 い性能を示しているプログラムも多くある.これは、 SPECfp2000 にはメモリインテンシブなプログラム をより多く含んでいるからである.デュアルターボの 性能を見ると、それらのプログラムにおいて、同等の 性能を示している.逆に、資源リサイジングよりもク ロックブーストのほうが高い性能を示すプログラムに ついても、デュアルターボは同等の性能を示している.

興味深いプログラムとして, facerec, mesa, mgrid, wupwise に着目いただきたい. これらのプログラムで は, デュアルターボは, 資源リサイジングとクロック ブーストのどちらよりも非常に高い性能を示している. これらのベンチマークではメモリインテンシブと計算









図6 シビア区間でのスループット

インテンシブなフェーズが適度にミックスされており, デュアルターボの特性がよく生かされている.

デュアルターボとオラクルを比較すると,デュア ルターボはほぼ同等か,やや劣る程度の性能(平均で 2%劣るのみ)を達成している.このことより,提案手 法は非常に単純であるが,高い適応力を持っているこ とがわかる.

全てのプログラムの平均で,デュアルターボモデル はベースモデル,資源リサイジングモデル,クロック ブーストモデルよりも,それぞれ,29%,16%,6%高 い性能を達成している.

6.1.2 SimPoint 区間での評価結果

図7に、SimPoint 区間での命令実行のスループットの測定結果を示す。シビア区間での測定結果とほぼ 同様の傾向が見られるが、一般的に、シビア区間より モード遷移のペナルティを被る頻度が小さいため、よ り高い性能向上を示している。(ベースに対する性能 向上率は、前述したように、シビア区間では29%であ るが、SimPoint 区間では30%である)。全てのプログ ラムの平均で、デュアルターボモデルは資源リサイジ ングモデル、クロックブーストモデルよりも、それぞ れ、12%、8%高い性能を達成している。

6.2 モード遷移しきい値に対する性能の感度 3節で述べたように、モード遷移のしきい値として、



(a) SPECint2000



(b) SPECfp2000

図7 SimPoint 区間でのスループット

2 つの値がある. これらに関する性能の感度を調べる ために、1) 2 つのしきい値の中央値、2) 最適な中央 値 (MPKI=1.7) における 2 つのしきい値の差 (以下、 ギャップと呼ぶ),に対する感度を調査した.

まず,しきい値の中央値に対する感度であるが,極 端に小さいか大きくなければ,性能に大きな変化はな かった.

次に、ギャップに対する性能感度を図8に示す. 横 軸はギャップであり、低しきい値が0.1 になるまでの 範囲で評価した. 縦軸は、最適なしきい値でのスルー プットで正規化したスループットである. 測定区間 は、SimPoint 区間である. 折れ線グラフは3本あ り、SPECint2000、SPECfp2000、及び、しきい値に 敏感な5つのプログラム (*bzip2*, gap, art, facerec, swim) それぞれの平均である.

図からわかるように、SPECint2000, SPECfp2000 ともに、平均では、中央値と同様ギャップに対する性 能の感度は鈍く、最適な値からいくらかはずれた設定 を行なっても高い性能を達成できることがわかる.こ れは、前述したように、それぞれのベンチマーク・ス イートで、計算インテンシブあるいはメモリ・インテ ンシブに偏ったプログラムが多いからである。しかし、 しきい値に敏感なベンチマークも存在し (Threshold sensitive programs の折れ線を参照)、ギャップを0と



図8 モード選択しきい値に対する性能の変化



図 9 ブーストクロック周波数に対する性能の変化

すると、大きく(14%)性能が低下する.これは、モード遷移回数が多くなり、遷移ペナルティを頻繁に被るためである.ペナルティを被る頻度を下げるために、ギャップを設ければ、その増加に応じて性能は緩やかに向上し最大値を取った後、再び緩やかに低下していく.

6.3 クロック周波数ブースト率に対する性能の感度

図9に、ブーストクロック周波数を変えた時のベンチマーク平均性能を示す.測定区間は、SimPoint 区間である(シビア区間でも同様の測定結果となる). 図からわかるように、ブーストクロック周波数を上昇 させると、当然ながら、クロックブーストモデルの性 能は向上する.それに応じて、デュアルターボブース トモデルの性能も向上し、測定範囲の最大ブーストク ロック周波数4.5GHzで、ベース、資源サイジング、ク ロックブーストに対し、それぞれ、46%、26%、6%の 性能向上を達成している.オラクルに対する性能低下 は、依然として非常に小さく、ブーストクロック周波 数3.3GHzの時が最大であり、1%である.

7. ま と め

本論文では、マルチコアプロセッサにおけるシング ルスレッド性能の向上手法として、クロック周波数ブー ストと資源リサイジング手法を組み合わせるデュアル ターボブーストと呼ぶ手法を提案した.この手法では、 実行フェーズが、計算インテンシブかメモリインテン シブかのどちらかでしか有効でない単一の手法と異な り,どちらのフェーズにおいても,余剰電力予算を性 能向上に結びつけることができる.

評価の結果,プログラムがメモリインテンシブか計 算インテンシブかに応じて,適切に2つの手法を切り 替えることができ,その結果,資源リサイジングのみ, クロック周波数ブーストのみの場合に比べ,デュアル ターボブーストは,それぞれ,12%,8%高い性能を 達成することを確認した.

謝辞

本研究の一部は,日本学術振興会 科学研究費補助 金基盤研究 (C)(課題番号 22500045,25330057) およ び若手研究 (A)(課題番号 24680005) による補助のも とで行われた.また,本研究は東京大学大規模集積シ ステム設計教育研究センターを通し,シノプシス株式 会社の協力で行われたものである.

参考文献

- 1) http://www.simplescalar.com/.
- 2) http://www.mosis.com/.
- 3) http://www.eas.asu.edu/~ptm/.
- 4) http://ark.intel.com/products/71096/Intel-Corei7-3940XM-Processor-Extreme-Edition-8M-Cacheup-to-3_90-GHz.
- 5) Hamerly, G., Perelman, E., Lau, J. and Calder, B.: SimPoint 3.0: Faster and More Flexible Program Phase Analysis, *The Journal of Instruction-Level Parallelism*, Vol. 7, pp. 1–28 (2005).
- 6) Intel: P6 Family of Processors Hardware Developer's Manual (1998).
- McGregor, J.: x86 Power and Thermal Management, *Microprocessor Report*, Vol. 18, Archive 12, pp. 1–6 (2004).
- Muralimanohar, N., Balasubramonian, R. and Jouppi, N. P.: CACTI 6.0: A Tool to Model Large Caches, HPL-2009-85, HP Laboratories (2009).
- 9) Yamaguchi, K., Kora, Y. and Ando, H.: Evaluation of Issue Queue Delay: Banking Tag RAM and Identifying Correct Critical Path, *Proceedings of the 29th International Conference on Computer Design*, pp. 313–319 (2011).
- 10) Zhao, W. and Cao, Y.: New Generation of Predictive Technology Model for Sub-45nm Design Exploration, *Proceedings of the 7th International Symposium on Quality Electronic Design*, pp. 585–590 (2006).
- 11) 甲良祐也, 安藤秀樹: MLP に着目したパイプラ イン化発行キューの動的サイジング, 2011 年先進 的計算基盤システムシンポジウム SACSIS 2011, pp. 72-81 (2011 年).