コヒーレントキャッシュを用いたSoCのシステム設計技法

• Item type: SIG Technical Reports(1)
• 公開日: 2013-05-09
• タイトル: コヒーレントキャッシュを用いたSoCのシステム設計技法
• タイトル / 言語: en
• タイトル: SoC System Design Methodology with Fully-Coherent Cache
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: システム設計技術
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 奈良先端科学技術大学院大学
• 著者所属: 米国富士通研究所
• 著者所属: 米国富士通研究所
• 著者所属: 奈良先端科学技術大学院大学
• 著者所属(英): en
• 著者所属(英): Nara Institute of Science and Technology
• 著者所属(英): en
• 著者所属(英): Fujitsu Laboratories of America, Inc.,
• 著者所属(英): en
• 著者所属(英): Fujitsu Laboratories of America, Inc.,
• 著者所属(英): en
• 著者所属(英): Nara Institute of Science and Technology
• 著者名: 森高, 晃大; 吉田, 浩章; 伴野, 充; 中島, 康彦
• 著者名(英): Kodai, Moritaka; Hiroaki, Yoshida; Mitsuru, Tomono; Yasuhiko, Nakashima
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 1チップ上に多数のプロセッサコアを搭載するチップマルチプロセッサ(CMP)では，搭載するコア数の増大に伴い，メモリモデルが全体の性能，消費電力やスケーラビリティに与える影響が大きくなっている．コヒーレントキャッシュモデルは，プログラミングが容易であることもあり，CMPにおいて幅広く採用されている．一方で，現在のSoCは各機能ブロックが独自の局所メモリを持っており，メモリ間でDMA転送することで処理を進める広義のストリーミングメモリモデルであるとみなせる．SoCは高度なヘテロジニアス化が進んでおり，その機能設計はCMPのそれに比べても非常に難しくなっており，今後SoCの大規模化が進むにつれて機能設計やその検証が非現実的なまで難しくなることが予測される．本稿では，周辺アクセラレータを含めたSoC全体で大規模にコヒーレントキャッシュを採用することで，SoCシステム全体をコヒーレントキャッシュモデルとみなす全コヒーレントSoC(FC-SoC)モデルについて説明する．FC-SoCモデルでは，通信部分をコヒーレントキャッシュと抽象化しているため，機能ブロックの設計と通信部分の設計を分離して進めることができ，またコヒーレントキャッシュモデルを採用することで機能設計を容易化することが可能である．本稿では，またFC-SoCモデル向けのシステム設計手法について説明する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: As Chip Multi-Processors (CMPs) includes more processor cores in a single chip, the impact of its memory model on the entire performance, energy consumption and scalability is becoming dominant. Coherent cache model is used widely in such CMP systems because the programming for coherent cache model is easier than that for streaming memory model. On the other hand, every processing block (IP) in System-on-Chips (SoCs) has its own local memory such as scratchpad memory and local store and the communication between blocks is performed by Direct Memory Access (DMA). Thus, SoCs can be regarded as streaming memory model. As SoCs include more functional blocks and become more complex, its functional design and verification are much more complicated than that for CMPs. In this paper, we present Fully-Coherent SoC (FC-SoC) model where every functional block in SoC is connected to coherent cache memory. In FC-SoC model, the communication between functional blocks is abstracted as large-scale coherent cache memory. By employing this model, hardware functional design and software programming becomes easier, and also functional block design can be isolated from communication design. This paper also presents the design methodology for FC-SoC model including a high-level synthesis method for each functional block.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2013-SLDM-161, 号 13, p. 1-6, 発行日 2013-05-09
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会