WEKO3
アイテム
プログラム可能な素子を利用した大規模回路の自動修復手法
https://ipsj.ixsq.nii.ac.jp/records/91727
https://ipsj.ixsq.nii.ac.jp/records/917279178e71d-7b4c-4806-8566-5f74aa5988ab
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2013 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2013-05-09 | |||||||
タイトル | ||||||||
タイトル | プログラム可能な素子を利用した大規模回路の自動修復手法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | An Automatic Rectifying Method for Large-Scale Circuit with Programmable Devices | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | 検証・デバック技術 | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
東京大学大学院工学系研究科電気系工学専攻 | ||||||||
著者所属 | ||||||||
東京大学大規模集積システム設計教育研究センター | ||||||||
著者所属 | ||||||||
東京大学大規模集積システム設計教育研究センター | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Electrical Engineering and Infomation Systems, School of Engineering, University of Tokyo | ||||||||
著者所属(英) | ||||||||
en | ||||||||
VLSI Design and Education Center, University of Tokyo | ||||||||
著者所属(英) | ||||||||
en | ||||||||
VLSI Design and Education Center, University of Tokyo | ||||||||
著者名 |
城, 怜史
× 城, 怜史
|
|||||||
著者名(英) |
Satoshi, Jo
× Satoshi, Jo
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 現在、回路製造後のバグや仕様変更への対応として,プログラム可能な素子としてルックアップテーブル(LUT)を導入した回路が提案されている。回路の一部のゲートをLUTに置換し,正しい回路と等価になるようなLUTの真理値表を見つけることで,回路製造後のバグや仕様変更に対応できることがある。LUTの真理値表を求めるのに非常に時間がかかってしまう為,大規模回路への応用が困難であるという問題がある。近年CEGARに基づきSAT問題を繰り返し解くことでQBF問題を高速に解く手法が提案された。本稿では,その手法を応用することでLUTの真理値表を高速に求める手法を提案する。提案手法を用いた実験では,通常のQBFソルバを用いるよりも高速にLUTの真理値表を求めることができた。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Introducing partial programmability in circuits by replacing some gates with look up tables (LUTs) can be an effective way to improve post-silicon or in-field rectification and debugging. Although finding configurations of LUTs that can correct the circuits can be formulated as a QBF problem, solving it by state-of-the-art QBF solvers is still a hard problem for large circuits and many LUTs. In this paper, we present a rectification and debugging method for combinational circuits with LUTs by repeatedly applying Boolean SAT solvers. Through the experimental results, we show our proposed method can quickly find LUT configurations for large circuits with many LUTs, which cannot be solved by a QBF solver. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
研究報告システムLSI設計技術(SLDM) 巻 2013-SLDM-161, 号 4, p. 1-6, 発行日 2013-05-09 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |