2コアアーキテクチャを対象とする トレースベースキャッシュシミュレーションの精度評価

多和田 雅師¹ 柳澤 政生² 戸川 望¹

概要:一般にプロセッサ上でアプリケーションを走らせた場合にキャッシュがどのように動作するかサイクル精度でシ ミュレーションすると時間がかかる.そこで,特定のキャッシュ構成を想定してサイクル精度でシミュレーションする ことによりメモリアクセストレースを入手し,メモリアクセストレースを用いてキャッシュ動作をトレースベースシ ミュレーションするとシミュレーション時間を極めて短くできる.ここでキャッシュのトレースベースシミュレーショ ンとは,メモリアクセストレースに従ってプロセッサがメモリアクセスすると仮定し,キャッシュがどのように動作 するかのシミュレーションである.ところが,マルチコアアーキテクチャではメモリアクセスは原理的に,想定する キャッシュ構成によって変化する.トレースベースシミュレーションをマルチコアアーキテクチャに適用した場合,メ モリアクセストレースを入手するときに想定したキャッシュ構成とトレースベースシミュレーションで想定したキャッ シュ構成が異なるとトレースベースシミュレーション結果はサイクル精度シミュレーションが想定したキャッ シュ構成が異なるとき,トレースベースシミュレーションがどの程度,サイクル精度シミュレーションで想定した キャッシュ構成が異なるとき,トレースベースシミュレーションがどの程度,サイクル精度シミュレーションと一致す るかを評価する.

キーワード:キャッシュメモリ,キャッシュシミュレーション,トレースベースシミュレーション

Accuracy Evaluation of Trace-based Cache Simulation for Two-core L1 Caches

Tawada Masashi¹ Yanagisawa Masao² Togawa Nozomu¹

Abstract: In trace-based cache simulation, we perform cache simulation based on a particular *memory access trace* obtained by cycle-accurate memory simulation. While cycle-accurate simulation takes too many time to run, trace-based cache simulation runs very fast and then we can evaluate many cache configurations in a short time. Let us consider a multi-core processor cache. We can obtain a memory access trace by using a cycle-accurate memory simulation but it can be changed when we consider another multi-core processor cache configuration. One of the main concerns in trace-based cache simulation applied to multi-core processor caches is its accuracy when the cache configuration that the memory access trace assumed is different from those the trace-based cache simulation targets. In this paper, we evaluate how much memory access traces affect cache configuration simulation when cache configurations simulated are different from the one that memory access traces assume, using several benchmark applications.

Keywords: cache memory, cache simulation, trace-based simulation

 1
 早稲田大学大学院基幹理工学研究科情報理工学専攻

 Dept. of Computer Science and Engineering, Waseda University.

 2
 日稲田大学大学院其幹理工学研究利電子米システィグウェガ

² 早稲田大学大学院基幹理工学研究科電子光システム学専攻 Dept. of Electronic and Photonic Systems, Waseda University.

1. まえがき

近年の LSI の微細化に伴いキャッシュメモリの占める 重要性は高くなっている.演算の処理速度に対し,プロ セッサとメインメモリの通信速度が低くボトルネックと

なる.キャッシュメモリを用いてメモリの階層化を行う ことでこの速度差を緩和できる.組込みプロセッサでは 特定アプリケーションのみが動作するため、特定アプリ ケーションの動作速度のキャッシュメモリへの依存度が 高い.キャッシュメモリが小さすぎるとキャッシュミス が頻発し速度があまり向上しない.キャッシュメモリが 大きすぎると速度は向上しても面積や電力のコストがか かる.アプリケーションに対しキャッシュメモリの構成 を速度や電力,面積の点で最適化する必要がある.速度 や電力を最適化するためにはアプリケーション動作時の キャッシュヒット/ミス回数を測定する必要がある.キャッ シュヒット/ミス回数を測定する手法として,実際にシ ミュレーションしてキャッシュヒット/ミス回数を数える 手法 [2], [3], [4], [5], [6], [7], [8], [13], [14], [15] とシミュ レーションせずにキャッシュヒット/ミス回数を見積もる 手法 [1], [11] が存在する.前者は正確だが低速であり,後 者は高速だが誤差が大きい.本稿では前者の手法を対象と する.シングルコアプロセッサの複数のキャッシュ構成を 実際にシミュレーションする手法 [15] はすでに存在する. シングルコアプロセッサの複数のキャッシュ構成をそれぞ れ動作シミュレーションするとき,既存の高速化手法とし て,複数のキャッシュ構成を1つのデータ構造にまとめる 手法 [7] や, 一部の探索から全体のキャッシュヒット/ミス 回数を判定しシミューレーションを省略することで高速化 する手法 [15] が存在する.一方,マルチコアプロセッサの キャッシュ構成で動作シミュレーションする手法 [16] は存 在するが,コヒーレンシを考慮するかどうかが問題となる. マルチコアプロセッサには各プロセッサのキャッシュ間で 一貫性を保つために,キャッシュコヒーレンシプロトコル が存在する、キャッシュコヒーレンシプロトコルはキャッ シュ内のデータに状態を結びつけて管理するプロトコルで ある.

マルチコアアーキテクチャでは原理的にメモリアクセス は想定するキャッシュ構成によって変化する.そのため, トレースベースシミュレーションはサイクル精度シミュ レーションより高速に動作するが,マルチコアアーキテク チャではメモリアクセストレースを入手するときに想定し たキャッシュ構成とトレースベースシミュレーションで想 定したキャッシュ構成が異なるときのトレースベースシ ミュレーションの結果はサイクル精度シミュレーションの 結果と一致しないという問題が存在する.本稿では,メモ リアクセストレースを入手するときに想定したキャッシュ 構成とトレースベースシミュレーションで想定したキャッシュ の精度を評価する.

2. キャッシュメモリ

キャッシュメモリはプロセッサとメインメモリの中間に

/bit		
tag	index	offset
		\bigcup
⊢lg <i>s</i> –lg <i>b</i> bit	lg <i>s</i> bit	lg <i>b</i> bit

図 1 メモリアドレス 32bit, セット数 s, ブロックサイズ b, 連 想度 a の場合の tag, index, offset の各 bit 数.

位置し,データをバッファして速度を上げるメモリである. 本稿ではキャッシュメモリの構成を定義する方式として、 セットアソシアティブ方式を採用する.セットアソシア ティブ方式はキャッシュメモリをセット数,ブロックサイ ズ,連想度の三つのパラメータで管理する.また,キャッ シュ内のデータを追い出すアルゴリズムをキャッシュリ プレースメントポリシと呼ぶ.本稿ではキャッシュリプ レースメントポリシは LRU (Least Recently Used) とす る.セット数はキャッシュを構成するセットの数である. セットはそれぞれがキャッシュリプレースメントポリシに 沿って動作する優先度付きキューとみなせる.キャッシュ 上で管理する情報の最小単位をブロックと呼ぶ、ブロック サイズはブロックの容量である.連想度はキャッシュを構 成するセットが保持できる情報の数である.キャッシュメ モリはセット数の数のセットから構成され,1つのセット は連想度の数のブロックから構成される.LRUの優先度付 きキューで各データの追い出し優先度を後に使われた順に 0,1,2,...とする. セット数 s, ブロックサイズ b, 連想度 aのキャッシュ構成 cを c = (s, b, a) で表す.キャッシュ構 成 (s,b,a) に対してメモリアクセスが発生したとき,アド レスはタグ,インデックス,オフセットに分割される.ア ドレスの下位 lg b ビットはオフセット,続く下位 lg s ビッ トはインデックス,残りのビットはタグとなる.図1にメ モリアドレスのタグとインデックス,オフセットの分割を 示す.

タグはセット内のブロックにどのアドレスのデータが 入っているかを示す.インデックスはどのセットに該当 データが含まれるかを示す.オフセットはブロックの何バ イト目が該当データかを示す.キャッシュ構成 c のインデッ クス i のセットを S(c, i) で表す.セットはキャッシュリプ レースメントポリシに沿って動作する優先度付きキューと みなせるため,セット内のブロックに優先度を定義できる. 優先度が大きい順に追い出されるとする.セット S(c, i)の優先度 j のブロックを $S(c, i)_j$ で表す.キャッシュ構成 c = (16, 16, 4),メモリアクセス $A = 1010, 1010\,0000, 0000$ とするとタグは 1010, 1010, インデックスは 0000 である S(c, 0000) と $S(c, 0000)_1$ の例は図 2 となる.メモリアクセ ス A はインデックス 0000 のセットの優先度 3 のブロック にデータが存在する.



図 2 $S(c,0000) \geq S(c,0000)_1 の例$.

3. キャッシュ構成シミュレーション

プログラムが動作するときプロセッサからメインメモリ へのメモリアクセスはキャッシュメモリの存在を意識しな い.あるアプリケーションが動作するときのメモリアクセ スのリストを入手すれば、プログラムを再度実行すること なくメモリアクセスをシミュレーションすることができる. このリストをメモリアクセストレースと呼ぶ.メモリアク セストレースとはメモリアドレスのシーケンスであり,各 メモリアドレスはリード命令かライト命令かを付加情報と して持つ.メモリアクセストレースを使い,特定の構成の キャッシュメモリでキャッシュとット/ミス回数を数える シミュレーションをキャッシュシミュレーションと呼ぶ. キャッシュメミュレーションは複数のキャッシュ増成 でキャッシュシミュレーションを行いキャッシュヒット/ ミス回数を数えるシミュレーションである.

対象とするキャッシュ構成は

- $s = s_0, 2s_0, 4s_0, \dots, s_m$
- $b = b_0, 2b_0, 4b_0, \ldots, b_m$
- $a = 1, 2, 3, \ldots, a_m$

とする.ここで s_0 , b_0 はセット数,ブロックサイズの最小 値であり, s_m , b_m , a_m はセット数,ブロックサイズ,連 想度の最大値である.

今,1つのキャッシュ構成 c = (s, b, a) を考える.キャッ シュシミュレーションの全探索アルゴリズムを示す.

- A1 キャッシュ構成 *c* に対しメモリアクセス *A* が発生したときイ ンデックス *i* とタグ *t* を求める.インデックス *i* よりセット *S*(*c*, *i*) を求める.
- **A2** セット *S*(*c*,*i*) の優先度付きキューにタグ *t* が存在しているか 判定する.
- A3 もしステップ A2 でセット S(c, i) に優先度 j でタグ t が存在していれば,メモリアクセス A はキャッシュ構成 c に対しキャッシュヒットとなる.またセ $S(c, i)_j$ の優先度ををキャッシュリプレースメントポリシに基づき更新する.
- A4 もしステップ A2 でセット S(c,i) にタグ t が存在していなければ,メモリアクセス A はキャッシュ構成 c に対しキャッシュミスとなる.またセット S(c,i) にキャッシュリプレースメントポリシに基づきタグ t のブロックを追加する.
- A5 メモリアクセスは存在するならステップ A1 へ行く.メモリア

クセスが存在しないならば終了する.

キャッシュ構成シミュレーションはメモリアクセスト レースに対し対象とする全てのキャッシュ構成のキャッ シュヒット/ミス数を判定するシミュレーションである.

 マルチコアプロセッサのキャッシュ構成シ ミュレーション

4.1 キャッシュコヒーレンシプロトコル

複数のプロセッサが同じメモリアドレスにアクセスする 場合,データの整合性がとれなくなる可能性がある.これ は各プロセッサ固有のキャッシュに最新でないデータが存 在するために起こる.そのため,データの一貫性を保つた めの機構が必要となる.この一貫性をキャッシュコヒーレ ンシと呼ぶ.キャッシュコヒーレンシを保つためのプロト コルをキャッシュコヒーレンシプロトコルと呼ぶ.キャッ シュコヒーレンシプロトコルには,ライト・インバリデー ト型とライト・アップデート型がある[12].

本稿ではキャッシュコヒーレンシプロトコルとして最も 標準的な MESI プロトコル [9] を採用する. MESI プロトコ ルはライト・インバリデート型プロトコルである.キャッ シュ上の各データは Modified, Exclusive, Shared, Invalid の4つの状態に遷移する.ライト・インバリデートはある プロセッサからライト命令があったとき,他のプロセッサ のキャッシュ上のデータを無効化することで一貫性を保 つ.ライト・インバリデートはキャッシュヒット率が低い が,トラフィックが少なくすむ.表1に各状態が満たす べき性質を示す. MESI プロトコルでは他のプロセッサの キャッシュと整合性がとれていてメインメモリとの整合性 がとれていない状態は存在しない.ライト命令により変更 があったデータは、他のプロセッサでリード命令があった とき必ずメインメモリと整合性をとってから他のプロセッ サのキャッシュに入ることになる.図3にMESIプロトコ ルの状態遷移図を示す.



図 3 MESI プロトコルの状態遷移図.

表 1 MESI プロトコルの持つ状態の性質。

	Modified	Exclusive	Shared	Invalid
データの有効性	有効	有効	有効	無効
他のキャッシュとの関係性	排他	排他	共有	-
メインメモリとの整合性	変更有り	変更無し	変更無し	-

マルチコアプロセッサアーキテクチャでは他のプロセッ

サのデータアクセスを監視してキャッシュコヒーレンシ を保つ.該当キャッシュのデータと同じデータが他のプロ セッサに存在することをスヌープヒットと呼ぶ.

4.2 2コアプロセッサのキャッシュ構成シミュレーション



図 4 対象アーキテクチャ.

本稿の対象アーキテクチャはキャッシュコヒーレンシプ ロトコルが MESI プロトコル, キャッシュリプレースメント ポリシが LRU の 2 コアプロセッサプライベート L1 キャッ シュのアーキテクチャである.対象とするアーキテクチャ を図 4 に示す. Core 0 と Core 1 の各プロセッサそれぞれ のキャッシュメモリの構成は同じとする. このキャッシュ アーキテクチャの構成を $(s_0, b_0, a_0)^2$ と表記する.

キャッシュシミュレーションの目的はキャッシュヒッ ト/ミス回数を測定して消費エネルギーや速度を計算する ことである.マルチコアプロセッサのキャッシュシミュ レーションでは,メモリアクセスの発生したプロセッサの キャッシュメモリのキャッシュヒット/ミス回数だけでな く,他のプロセッサのキャッシュメモリのスヌープヒッ ト/ミス回数も含めて測定する必要がある.マルチコアプ ロセッサのキャッシュ構成シミュレーションで回数を数え るべき状況を以下に示す.



図 5 キャッシュ構成シミュレーションで回数を測定するべき状況.

- リード命令がキャッシュヒットした場合 Core0 でリード命令が発生し、このメモリアクセスが Core0 の L1 キャッシュでキャッシュヒットした場合を考える.該当データのキャッシュコヒーレンシプロトコルの状態に関わらず Core1 の L1 キャッシュを探索する必要がない.キャッシュメモリ、メインメモリ間でデータの通信は発生しない.図 5(a) にこの状況を示す.
- リード命令がキャッシュミスした場合 Core0 でリード命令が発生 し,このメモリアクセスが Core0 の L1 キャッシュでキャッシュ ミスした場合を考える.該当データが Core1 の L1 キャッシュ に存在するかどうか調べるため Core1 のキャッシュを探索する 必要がある.Core1 でスヌープヒットしたとき,キャッシュメ

モリからメインメモリヘデータの書き戻しが発生し,その後該 当キャッシュへのデータの通信が発生する.図 5(b) にこの状況 を示す.Core1 でスヌープミスしたとき,キャッシュメモリと メインメモリ間でデータの通信が発生する.図 5(c) にこの状況 を示す.

- ライト命令がキャッシュヒットした場合 Core0 でライト命令が発生し、このメモリアクセスが Core0 のL1 キャッシュでキャッシュヒットした場合を考える.該当データのキャッシュコヒーレンシプロトコルの状態が Modified または Exclusive のとき、Core1 のキャッシュに同じデータは存在しないため、Core1 のキャッシュを探索する必要はない.図5(d) にこの状況を示す.該当データのキャッシュコヒーレンシプロトコルの状態が Shared のとき、Core1 のキャッシュに同じデータは存在する可能性があるため、Core1 のキャッシュを探索する必要がある.図5(e) にこの状況を示す.
- ライト命令がキャッシュミスした場合 Core0 でライト命令が発生 し,このメモリアクセスが Core0 の L1 キャッシュでキャッ シュミスした場合を考える.該当データのキャッシュコヒーレ ンシプロトコルの状態に関わらず Core1 の L1 キャッシュを探 索する必要がある.図 5(e) にこの状況を示す.

マルチコアプロセッサのメモリアクセストレースとはメ モリアドレスのシーケンスであり,各メモリアドレスはど のプロセッサからのアクセス命令か,リード命令かライト 命令かを付加情報として持つ.

キャッシュ構成を変えながら図 5(a),(b),(c),(d),(e) の 5 つの状況が発生した回数をそれぞれ数えることで,各キャッ シュ構成でのキャッシュメモリのデータの読み書きの回 数,メインメモリとキャッシュメモリでのデータの通信回 数がわかる.キャッシュメモリ動作時の遅延時間や消費エ ネルギーを計算する手がかりとなる.

5. アクセストレース収得環境による動作の 違い

シングルプロセッサアーキテクチャに対するトレース ベースシミュレーションはインオーダ実行を仮定すれば動 作は一意に定まるため、メモリアクセストレースはそれを 収得する環境に依存して変化しない.マルチコアプロセッ サにおいてプログラムの動作はキャッシュメモリに依存し て変化する.そのため、マルチコアプロセッサアーキテク チャに対するトレースベースシミュレーションは、メモリ アクセストレースを収得する環境とシミュレータ上で再現 する環境が異なると原理的に正しい動作をしていない.本 章では、メモリアクセストレース収得時の想定するキャッ シュアーキテクチャが違うとき、それらのアクセストレー スを入力とするキャッシュシミュレータの出力がどう異な るか比較する.

5.1 比較実験

サイクルアキュレートなシミュレータ MARSS[10] を使 用し, Splash-2 ベンチマーク [17] のアプリケーションの

アクセストレースを収得した.使用したアプリケーション は FFT, LU, CHOLESKY, RADIX である.アクセスト レースは, キャッシュメモリとして構成 (32, 32, 1)² を想 定したときと構成 (1024, 1024, 32)² を想定したときの 2 種 類のアクセストレースを得た.これらのアクセストレース をトレースベースキャッシュシミュレータに入力し,動 作時間を測定し,出力として図 5(a),(b),(c),(d),(e)の5つ の状況が発生した回数を数えた.キャッシュシミュレー タを C 言語で実装した.使用した計算機はプロセッサが AMD 1.3GHz であり,メインメモリが 16GB の PC であ る. 探索対象とするキャッシュ構成はセット数が 32, ブ ロックサイズが 32Byte, 連想度が 1 の構成 $(32, 32, 1)^2$ と セット数が 1024, ブロックサイズが 1024Byte, 連想度が 32 の構成 (1024, 1024, 32)² である. アクセストレースを入力 として各構成でのエネルギーと遅延速度を計算するため の状況数を出力とする.2シミュレータの出力である図 5(a),(b),(c),(d),(e) の5つの状況が発生した回数の一部を 表2に示す.

メモリアクセストレースを入手するときに想定したキャッ シュ構成 A と, メモリアクセストレースを入力してトレー スベースシミュレーションで想定するキャッシュ構成 B が一致するとき、その出力結果はサイクルアキュレートシ ミュレーションと同等であると考えられる.表2の太字は サイクルアキュレートシミュレーションで得られる結果と 同等の精度の値である.大きなキャッシュメモリを想定し てメモリアクセストレースを入手したとき,小さなキャッ シュメモリをシミュレータ上で再現してシミュレートする と出力結果は最大で全命令数の2.98%の誤差を持つ.同様 に,小さなキャッシュメモリを想定してメモリアクセスト レースを入手したとき,大きなキャッシュメモリをシミュ レータ上で再現してシミュレートすると出力結果は最大で 全命令数の 2.79%の誤差を持つ.メモリアクセストレース を入手するときには,小さなキャッシュメモリを想定した ほうがトレースベースシミュレーションの誤差が少なくな ると考えられる.

6. おわりに

本稿ではメモリアクセストレースを入手するときに想定 したキャッシュ構成とトレースベースシミュレーションで 想定したキャッシュ構成が異なるときのトレースベースシ ミュレーションの精度を評価した.トレースベースシミュ レーションのためのメモリアクセストレースの収得環境と しては,小さいキャッシュメモリを想定したほうがよりサ イクル精度シミュレーションに近い結果がでるといえる.

謝辞

本研究の一部は,早稲田大学特定課題研究(課題番号 2012A-603), NECからの研究費,科研費(特別研究員奨励費)による.

参考文献

- W. Fornaciari, D. Sciuto, C. Silvano, and V. Zaccaria, "A design framework to efficiently explore energy-delay tradeoffs," in *Proc. CODES 2001*, 2001, pp. 260–265.
- [2] M. S. Haque, A. Janapsatya, and S. Parameswaran, "SuSeSim: a fast simulation strategy to find optimal L1 cache configuration for embedded systems," in *Proc. CODES+ISSS 2009*, 2009, pp. 295–304.
- [3] M. S. Haque, J. Peddersen, A. Janapsatya, and S. Parameswaran, "DEW: a fast level 1 cache simulation approach for embedded processors with FIFO replacement policy," in *Proc. DATE 2010*, 2010, pp. 496–501.
- [4] M. S. Haque, J. Peddersen, A. Janapsatya, and S. Parameswaran, "SCUD: A fast single-pass L1 cache simulation approach for embedded processors with round-robin replacement policy," in *Proc. DAC 2010*, 2010, pp. 356–361.
- [5] M. S. Haque, J. Peddersen, and S. Parameswaran, "CIPARSim: Cache intersection property assisted rapid single-pass FIFO cache simulation technique," in *Proc. ICCAD 2011*, 2011, pp. 126–133.
- [6] M. D. Hill and A. J. Smith, "Evaluating associativity in CPU caches," *IEEE Trans. Computers*, vol. 38, no. 12, pp. 1612–1630, 1989.
- [7] A. Janapsatya, A. Ignjatovic, and S.Parameswaran, "Finding optimal L1 cache configuration for embedded systems," in *Proc. ASP-DAC 2006*, 2006, pp. 796–801.
- [8] R. L. Mattson, J. Gecsei, D. R. Slutz, and I. L. Traiger, "Evaluation techniques for storage hierarchies," *IBM System Journal*, vol. 9, no. 2, pp.78–117, 1970.
- [9] M. S. Papamarcos and J. H. Patel, "A low-overhead coherence solution for multiprocessors with private cache memories," in *Proc. ISCA 84*, 1984, pp. 348–354.
- [10] A. Patel, F. Afram, S. Chen, and K. Ghose, "MARSS: A full system simulator for x86 CPUs," in *Proc. DAC* 2011, 2011, pp. 1050–1055.
- [11] J. J. Pieper, A. Mellan, J. M. Paul, D. E. Thomas, and F. Karim, "High level cache simulation for heterogeneous multiprocessors," in *Proc. DAC 2004*, 2004, pp. 287– 292.
- [12] P. Stenstrom, "A survey of cache coherence schemes for multiprocessors," *Computer*, vol. 23, no. 6, pp. 12–24, 1990.
- [13] R. A. Sugumar "Set-associative cache simulation using generalized binomial trees," ACM Trans. Computer Systems, vol. 13, no. 1, pp. 32–56, 1995.
- [14] M. Tawada, M. Yanagisawa, T. Ohtsuki, and N. Togawa, "Exact, Fast and Flexible L1 Cache Configuration Simulation for Embedded Systems", *IPSJ Transactions on System LSI Design Methodology*, vol. 4, pp. 166–181, 2011.
- [15] N. Tojo, N. Togawa, M. Yanagisawa, and T. Ohtsuki, "Exact and fast L1 cache simulation for embedded systems," in *Proc. ASP-DAC 2009*, 2009, pp. 817–822.
- [16] M. Vega, J. Sanchez, R. Montafia, and F. Zarallo, "Simulation of cache memory systems on symmetric multiprocessors with educational purposes," in *Proc. the I International Congress in Quality and in Technical Education Inovation*, 2000, pp. 47–59.
- [17] S. C. Woo, M. Ohara, E. Torrie, J. P. Singh, and A. Gupta, "The SPLASH-2 programs: Characterization and methodological considerations," in *Proc. ISCA 95*, 1995, pp. 24–36.

		表 2 2 種類のアクセス	ドレースを入 7	コとしたと	きそれぞれの	図 5(a),(b),(e	c),(d),(e) O	5つの状況が	晩生した回	回数.		
		シミュレートする構成	構成	$(32, 32, 1)^{2}$	2 077 tzz	トレースを入け	F	構成 (102	4,1024,3	(2) ² のアクt	マトレースを	t ل ل
			(a)	(q)	(c)	(p)	(e)	(a)	(q)	(c)	(p)	(e)
Splash-2	FFT	$(32, 32, 1)^2$	681432	7268	209197	431920	68565	683491	6799	210233	434257	71612
		$(1024, 1024, 32)^2$	896559	182	1156	499717	768	898290	1052	1181	504164	1705
	ΓΩ	$(32, 32, 1)^2$	1602557	6953	1051364	1275570	96778	1589621	8674	1040201	1266630	94228
		$(1024, 1024, 32)^2$	2657565	2089	1220	1369259	3089	2637172	192	1132	1360017	841
	CHOLESKY	$(32, 32, 1)^2$	8132744	18162	2365673	3899447	613548	8427372	23954	2487083	3883425	623596
		$(1024, 1024, 32)^2$	10511987	3282	1310	4506641	6354	10935066	2078	1265	4502196	4825
	RADIX	$(32, 32, 1)^2$	18785609	7752	2297231	4079264	929331	18827840	7222	2327800	4080864	947726
		$(1024, 1024, 32)^2$	21087451	1940	1201	5003735	4860	21159835	1791	1236	5023937	4653

÷
懟
回
٦IJ
5
τĦ
発
ň
Ř
ž
6
\cap
S
R
0
(e)
q
Ţ
0
ॅ्
$\tilde{}$
3
Ś.
a
S
N
Ē
2
}.
ΝŶ
れ
Ň
uhri I
110
J
た
2
Ň
~
ť,
<
191
Ň
' <u>`</u>
Į.
۲
1
к
N
1
5
R
6
風
**
預
2
2