WEKO3
アイテム
大規模FPGAを用いた規模拡張可能な高速ネットワーク侵入検知システムの開発
https://ipsj.ixsq.nii.ac.jp/records/90651
https://ipsj.ixsq.nii.ac.jp/records/90651eb6b067f-cd9d-48d9-8ad1-30c244c673d8
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM13160045.pdf (1.0 MB)
2100年1月1日からダウンロード可能です。
|
Copyright (c) 2013 by the Institute of Electronics, Information and Communication Engineers
This SIG report is only available to those in membership of the SIG. |
|
| SLDM:会員：¥0, DLIB:会員：¥0 | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2013-03-06 | |||||||
| タイトル | ||||||||
| タイトル | 大規模FPGAを用いた規模拡張可能な高速ネットワーク侵入検知システムの開発 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Development of High Speed Network Intrusion Detection System with High Scalability Using High-performance FPGA | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | ディペンダブルシステム | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| （独）産業技術総合研究所 | ||||||||
| 著者所属 | ||||||||
| （独）産業技術総合研究所 | ||||||||
| 著者所属 | ||||||||
| （独）産業技術総合研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| National Institute of Advanced Industrial Science and Technology (AIST) | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| National Institute of Advanced Industrial Science and Technology (AIST) | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| National Institute of Advanced Industrial Science and Technology (AIST) | ||||||||
| 著者名 |
関山, 守
× 関山, 守
|
|||||||
| 著者名(英) |
Mamoru, Sekiyama
× Mamoru, Sekiyama
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 大規模FPGAを用いた高速ネットワークテストベッド上にSnortルールによるネットワーク侵入検知システムのパターンマッチング回路を実装した．高速ネットワーク上における侵入検知の実時間処理を可能とするシステムであり，複数回路の並列実装による規模拡張可能性を実現することにより10Gbpsを超える速度での処理を可能にした． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | We developed intrusion detection system (IDS) , that uses pattern matching circuit for Snort rules, on a high-performance FPGA testbed board with six 10GbE ports. The developed system can process intrusion detection on three 10GbE data streams individually. We also realized real-time IDS processing on three 10GbE data streams. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
研究報告システムLSI設計技術（SLDM） 巻 2013-SLDM-160, 号 45, p. 1-5, 発行日 2013-03-06 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
