リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発

• Item type: SIG Technical Reports(1)
• 公開日: 2013-03-06
• タイトル: リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発
• タイトル / 言語: en
• タイトル: Hardware Support for Resource Partitioning in Real-Time Embedded System
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: プロセッサ・ハードウェア
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: (株)日立製作所中央研究所
• 著者所属: (株)日立製作所中央研究所
• 著者所属: (株)日立製作所中央研究所
• 著者所属: (株)日立製作所中央研究所
• 著者所属: (株)日立製作所中央研究所
• 著者所属: (株)日立製作所中央研究所
• 著者所属: (株)日立製作所中央研究所
• 著者所属: ルネサスエレクトロニクス㈱
• 著者所属: ルネサスエレクトロニクス㈱
• 著者所属: 東京農工大学大学院工学研究院
• 著者所属: 東京農工大学大学院工学研究院
• 著者所属(英): en
• 著者所属(英): Hitachi Ltd., Central Research Laboratory
• 著者所属(英): en
• 著者所属(英): Hitachi Ltd., Central Research Laboratory
• 著者所属(英): en
• 著者所属(英): Hitachi Ltd., Central Research Laboratory
• 著者所属(英): en
• 著者所属(英): Hitachi Ltd., Central Research Laboratory
• 著者所属(英): en
• 著者所属(英): Hitachi Ltd., Central Research Laboratory
• 著者所属(英): en
• 著者所属(英): Hitachi Ltd., Central Research Laboratory
• 著者所属(英): en
• 著者所属(英): Hitachi Ltd., Central Research Laboratory
• 著者所属(英): en
• 著者所属(英): Renesas Electronics Corporation
• 著者所属(英): en
• 著者所属(英): Renesas Electronics Corporation
• 著者所属(英): en
• 著者所属(英): Tokyo University of Agriculture and Technology, Graduate School of Engineering
• 著者所属(英): en
• 著者所属(英): Tokyo University of Agriculture and Technology, Graduate School of Engineering
• 著者名: 本村, 哲朗; 近藤, 雄樹; 山田, 哲也; 高田, 雅士; 仁藤, 拓実; 野尻, 徹; 十山, 圭介; 斎藤, 靖彦; 西, 博史; 佐藤, 未来子; 並木, 美太郎
• 著者名(英): Tetsuro, Honmura; Yuki, Kondoh; Tetsuya, Yamada; Masashi, Takada; Takumi, Nitoh; Tohru, Nojiri; Keisuke, Toyama,; Yasuhiko, Saitoh; Hirofumi, Nishi; Mikiko, Satoh; Mitaro, Namiki
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 今日の組込みシステムは，リアルタイム制御と情報処理のような独立の複数の機能を扱う必要があり，マルチコア上への搭載が有効である．この時，リソース保護のため，仮想化の一技術であるリソースパーティショニングが必要となる．我々は，リアルタイム性の実現に向けリソースパーティショニングのオーバヘッドを削減する，ハードウェア支援技術ExVisor/XVSを開発した．その主要技術は物理アドレス管理モジュールPAM*で，組込みシステムのメモリ利用方法の特徴を活かした階層のないページテーブルによるダイレクトなアドレス変換で高速化を図る．RTLシミュレーションとFPGA実装で評価を行った結果，シングルコアと比較してリソースアクセス時のオーバヘッドは高々5.6％であることを確認した．*PAM : Physical Address Management module
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Today's embedded systems require multiple functions such as real-time control and information technology and integrating these functions on a multi-core processor is one effective solution. However, this increases overhead as it is necessary to partition resources in this approach to protect them. We developed hardware support called ExVisor/XVS to reduce the overhead of partitioning resources to achieve real-time characteristics. This features a physical address management module (PAM) that uses direct address translation by using a single level page table based on an embedded system's memory usage. We evaluated the overhead in a virtual machine's (VM) resource access through register transfer level (RTL) simulation and implementation on a field-programmable gate array (FPGA), and it was only less than 5.6% compared with the resource access time by a single core processor.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2013-SLDM-160, 号 28, p. 1-6, 発行日 2013-03-06
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会