# 大規模集積回路の信頼性ホットスポット見える化に関する一試行

木下克也<sup>†1</sup> 鷲見知彦<sup>†2</sup> 石原完<sup>†2</sup> 林磊<sup>†2</sup> 福井正博<sup>†2</sup>

集積回路の微細化技術の進展と伴に複雑化する信頼性ホットスポットの問題に対して、電源ノイズおよび経年劣化を 考慮したタイミングエラーの起きる危険度を「見える化」した. Windows PC で「見える化」システムの構築を行い、 多層化による危険個所の浮き彫りを行うことができた.本表示システムは、汎用性が高く、今後の「見える化」シス テムの基盤として使用していくことができることを確認した.

# A Trial for Reliability Hot spot Visualization for Large-scale Integrated Circuits

# KATSUYA KINOSHITA<sup>†1</sup> TOMOHIKO SUMI<sup>†2</sup> TAMOTSU ISHIHARA<sup>†2</sup> LIE LIN<sup>†2</sup> MASAHIRO FUKUI<sup>†2</sup>

In recent large-scale integrated circuit, hot spot for reliability becomes a complicated function. This paper has visualized the risks by noise of power gating, rising time, power consumption, timing, etc. The visualization system is built by Windows PC and the dangerous place is high-lighted by the multi-layered visualization system. This display system has high flexibility. We have checked that it can be used as a base of future "visualization" system.

## 1. はじめに

近年集積回路の微細化技術の進歩により、大規模回路を 1つのLSIに搭載することが可能になったが、同時に信頼 性に係る問題も顕在化している. 例えば、リーク電力を抑 えるパワーゲーティング手法では、スリープトランジスタ の ON/OFF 時に電源に大きな電流が流れ,局所的な電源電 圧低下や電源の Ldi/dt ノイズを引き起こす. 回路動作に伴 う動的電流によっても電源電圧が低下しタイミングエラー を発生させる.また,ホットエレクトロンや NBTI(Negative Bias Temperature Instability)等のトランジスタの経年劣化に よるタイミング不具合も問題となっている[1]. 100 億個以 上のトランジスタを搭載する次世代集積回路においては, さまざまな物理条件を考慮しつつ多くのシミュレーション を実行しなければならないが、条件が多いため、危険個所 の見落としなどが発生しないように工夫が必要である.本 稿では解析結果の問題点を「見える化」することにより回 路の信頼性向上を促す手段の一試行例を示す.

# 2. 見える化

「見える化」とは、一目でわかりやすい情報を与えるこ とによって、その情報を扱う人が容易に内容を整理するこ とができ、整理した情報から新たな気づきが生まれ、問題 解決を促進させる仕組みのことである.集積回路の設計に おいて、「見える化」は、ホットスポットをわかりやすく示 すことを意味する.ホットスポットとはノイズや経年劣化 などのさまざまな劣化要因により、将来的にリスクが生じ



図 1 PIStream による「見える化」例 Figure 1 Visualization example of the PIStream.

る可能性のある回路上の場所のことをいう.集積回路の「見 える化」の例として, DEMITASNX は回路のノイズを検出 し「見える化」することにより,回路設計のなるべく早い 段階でノイズ除去に役に立つ.PIStream[2]は電源とグラン ドノイズがオーディオ信号や画像信号に影響をおよぼす電 源系雑音を「見える化」し,雑音低減化設計に役に立つ. 図1に PIStream の表示例を示す.

本研究では、さまざまな物理条件において、IR ドロッ プ・Ldi/dt ノイズ・立ち上がり時間・消費電力を「見える 化」する.物理情報の表示レイヤーに加え、設計危険度の 表示レイヤーも備え、複数のレイヤーを重ね合わせによる 「見える化」の提案を行なう.

 <sup>†1</sup> 立命館大学理工学部
 †2 立命館大学大学院理工学研究科

 Ritsumeikan University
 Graduate School of Ritsumeikan University

# . 画像表示プログラムの作成

#### .1 設計目標

本研究では図2のような表示システムを目標とする.シ ミュレーションを行なう回路において,IRドロップや温度 などの物理情報に加え,それらが要因となって生じるホッ トスポットをマルチウィンドウで表示する.

# 3.2 ペイントプログラムの作成[3,4]

まずペイントプログラムを作成方法について述べる.同 プログラムの主な仕様として,四角形と円をマウスで指定 した任意の座標に描画すること,さらにマルチウィンドウ 表示を実現させることとした.ペイントプログラムを作成 する環境として Visual C++ 2010 を使用し,さらにマルチウ ィンドウ表示の実現のために,MFC (Microsoft Foundation Class)の MDI (Multi Document Interface)を使用した. MFC は Visual C++用に開発されたアプリケーション構築の

ためのアプリケーションフレームワークである. また MDI は,親ウィンドウ内に複数の子ウィンドウを表示させて管 理するグラフィカルユーザインタフェースである.

MFC ではあらかじめ大まかなプログラム記述がおこな われているため,目的の仕様に合わせて必要なプログラム を各クラスに追加すればよい.ドキュメント管理を行なう CDoc クラスには座標や色などの情報を格納する引数の初 期化やメニューボタンイベントの設定,ペンの太さや色の 設定に関する記述を行なう.ウィンドウ管理を行なう CView クラスには座標の取得を行なうマウスイベントや再 描画に関する記述を行なった.また今回は新たに CDraw ク ラスを自作して追加した.このクラスは描画範囲の選択や 描画図形の選択,ペンの色や塗りつぶす色に関する記述を 行なった.このようにして作成したペイントプログラムの 実行例を図3に示す.

#### 3.3 表示プログラムの作成

#### 3.3.1. CmultiDocTemplate

ペイントプログラムをベースとするにあたり、ある問題 が生じた.それは、ペイントプログラムで作成できるウィ ンドウは、全て同じドキュメント型のウィンドウであると いうこと、すなわち同じ型を持ったクローンウィンドウし か作成できないということである.つまり実際に集積回路 の「見える化」を行なう際に、回路の各階層別の表示やホ ットスポット・パワーゲーティングなどの異なる情報を持 つドキュメント型を複数表示することができないのである. そこで異なるドキュメント型を表示させるために、ウィン ドウのベースである CView クラスを複数作成し、それぞれ 異なる情報を持たせたドキュメント型を作成した.さらに、 それらのドキュメント型を表示させるために CMultiDocTemplate クラスを用いた.このクラスは複数の 異なるドキュメント型の表示をサポートする.実際に ムの実行時とは異なり、ダイアログが表示され、表示させたいドキュメント型を選択することができる.実際に回路を階層化表示させて実行した例を図4に示す.各階層の詳細な記述は、それぞれのCViewクラスにて記述する.



図 2 表示プログラム例









図 4 回路の階層表示(左) とダイアログ(右) Figure 4 Hierarchical display and dialog.

#### 3.3.2. スプライン補間

本表示プログラムでは, n×nの行列データの表示において, 点と点の間の値を補間するためにスプライン補間を用いた.本稿ではスプライン補間の詳しい求め方については 省略し,以下に概要だけ説明する.



□ 本プログラムでは、入力された値同士の距離を 10 と定義 し、スプライン補間は 10 個の点において行なうので、(1) 式は(2)式のように変換できる.

$$S_{j} = a_{j}(x - x_{j})^{3} + b_{j}(x - x_{j})^{2} + c_{j}(x - x_{j}) + d_{j}$$
(2)
(j = 0, 1, 2, ..., 8)

$$\begin{array}{c} \forall z \not \subset U, \quad a_j = (u_{j+1} - u_j)/6(x_{j+1} - x_j) \\ b_j = u_j/2 \\ c_j = (y_{j+1} - y_j)/(x_{j+1} - x_j) - 1/6(x_{j+1} - x_j)(2u_j + u_{j+1}) \\ d_j = y_j \end{array}$$

ただし,

$$v_j = 6(y_{j+1} - 2y_j + y_{j-1})/10$$
 (j = 1, 2, ..., 8)  
 $u_0 = u_9 = 0$ 

このスプライン補間のアルゴリズムを、本表示プログラ ムにおいて以下のように利用する.まず、入力値を10×10 の行列 y[][]で表す.i行において、隣接する点 y[i][j]と y[i][j+1]の間をスプライン補間で新たに10個の値 temp[][] を求める.この作業をそれぞれ9区間×10行で行うので、 合計900個の補間した値が得られる.その様子を図5に示 す.次に、j列においても同様に隣接する点 temp[i][j]と temp[i+1][j]の間をスプライン補間で新たに10個の値 spline[][]を求める.この作業をそれぞれ9区間×90列で行 うので,合計8100個の補間した値が得られる.このように、 10×10個のデータから90×90個の補間値を得、信頼性が 高く滑らかな画像を表示させることができる.



図 5 第 i 行におけるスプライン補間 Figure 5 Spline - interpolation of i-th line.

# 4. LSI 信頼性の「見える化」

#### 4.1. パワーゲーティングのノイズに関する信頼性

#### (A) レイアウトモデル

実 LSI を想定したレイアウトモデルの構築について述べる.携帯電話などの LSI は、CPU、DSP、アナログ回路、 メモリ (RAM/ROM)、AD/DA 変換回路、専用ロジック、 インターフェース回路などから構成される.図 6,7 に想定 チップのフロアプランと電源配線の構造を示す.

AD/DA 変換回路	/
アナログ 回路	メモリ (RAM/ROM)
DSP⊐7	
CPU⊐77	専用ロジック
	インターフェース 回路

図 6 評価チップのフロアプラン Figure 6 Floorplan of the test chip.





機能ブロックごとにノイズに対する強さが異なるため, それらを考慮して配置することで信頼性の向上につながる. 例えば,ディジタル回路はノイズに強いが,メモリやアナ ログ回路は,ノイズに弱い.よって一般にアナログやメモ リなどはLSI 周辺近くの電源が安定したところに配置する. 電源配線に電源を供給するためのパッケージ端子部のイン ダクタンスによりラッシュカレントから引き起こされる Ldi/dtノイズが発生する.

#### (B) 信頼性指標

パワーゲーティングのノイズに対する信頼性として, IR ドロップと消費電力, Ldi/dt ノイズを求め, 各機能ブロッ クのノイズマージンとの比較により危険度 NoiseRisk を次 式で表現する. ただし、それぞれの制約値は各ブロックに 対して定義されているものとする.

NoiseRisk = max(IR ドロップ実値 / IR ドロップ制約, Ldi/dt ノイズ実値 / Ldi/dt ノイズ制約)

#### (C) 「見える化」実験

マルチ CPU コア部は多数の CPU によるマルチコア構成 と想定し,それを4つのグループに分割する. コア4グル ープのうち2グループ,あるいは、4グループのスリープ トランジスタを ON にして,回路を立ち上げた場合の電源 配線上に生じた IR ドロップを観測したものを図8に示す.





次に、マルチ CPU コア部の4 グループのスリープトランジ スタを同時に ON した場合の Ldi/dt ノイズの分布を図9に 示す.図8,9によりある程度の危険な場所の予想はつくが、 実際に問題となる個所は明確になっていない.そこで、前 述の危険度関数を用いて、IR ドロップ、Ldi/dt ノイズ、ブ ロックごとのノイズマージンからホットスポットの図に変 換して表示したものが図10 に示すものである.







図 10 電源ノイズによるホットスポットの見える化 Figure 10 Visualization of hotspots by power supply noise

#### 4.2. タイミングの経年劣化に対する信頼性

#### (A) 遅延モデル[5-8]

電流特性の式から,しきい値電圧およびゲート長に関する 遅延の式を導出する.電流特性に関する遅延は次の式より 求められる.

$$\tau = \frac{C_{\rm L} V_{\rm dd}}{I_{\rm d}} \tag{3}$$

しきい値電圧のばらつきやゲート長のばらつきは、トラン ジスタの電流特性をばらつかせるが、電流特性は以下の式 で求めることができる。

$$I_{\rm d} = \frac{1}{2}\beta (V_{\rm gs} - V_{\rm th})^{\alpha} \qquad (4)$$

$$\beta = \frac{\cos \mu}{\operatorname{Tox}} \, \frac{W}{L} \tag{5}$$

*W*はゲート幅,*L*はゲート長, Tox は酸化膜厚, εox は酸 化物の電界である.これらのパラメータおよびばらつきは 45nmプロセスよりフィッティングを行う.

トランジスタの経年劣化考慮するためのNBTIによる温度 劣化は次の式により求める.

$$Kv = \alpha t_{ox} \sqrt{C_{ox} (V_{gs} - V_t)} exp(\frac{E_{ox}}{E_o}) exp(\frac{-E_a}{kT})$$
(6)

 ΔVt = (1 + m)Kv (Si · t)<sup>0.25</sup> + δv
 (7)

 次に, IRドロップに関するドレイン電流の式を導出する.

 なお次式では温度および使用年数も考慮することができる.

$$I_{d} = \frac{1}{2}\beta [V_{gs} - V_{ir} - (V_{t} + \Delta V_{t})]^{2} \qquad (8)$$

この式を上記の遅延式に反映させることで,温度,使用年数,IRドロップを考慮した遅延を求める.

#### (B) Si とクリティカルパス遅延との関係

クリティカルパスの統計的な遅延を求めるには、オンタ イム率 Si を与える必要があるが, Si はトランジスタごとに 異なっており, 個々の Si を求めるためにはスイッチレベル のシミュレーションが必要であり、統計的に扱うことは困 難である. そこで, ISCAS85 ベンチマーク C432 回路にお いて、入力信号の Si が 0.1・0.3・0.5・0.7・0.9 のパターン のトランジスタ解析を行い, Si を変化させた時のクリティ カルパス遅延を図 11 に示す.5 年後の ISCAS85 ベンチマ ーク C432 回路における Si 別の回路遅延は, Si=0.5 の場合 が最も大きいことが確認できる.また、文献[7]よりインバ ータチェーン,フルアダーについても Si=0.5 の場合の回路 遅延およびタイミングエラーリスクが最も大きい. Si=0.1・0.3・0.7・0.9の場合の回路遅延と比較してみると, 遅延の増加比率は1%以下である.また、タイミングエラ ーリスク値においても、Si=0.5 の場合が最も大きい結果が 得られた. そこで本研究では Si を回路遅延・タイミングエ ラーリスク値が最も大きい Si=0.5 に統一し、リスク値の計 算を行う.





#### (C) 信頼性指標

NBTI 劣化モデルにおける信頼性として、クリティカル パスとタイミングバイオレーション確率を指標とする.タ イミングバイオレーション確率は、まず IR ドロップやタイ ミング劣化がない理想状態で遅延時間を計測する.次に理 想状態での遅延データからバイオレーションの基準となる 最大許容遅延(超えてはいけない遅延基準量)D<sub>worst</sub>を設 定する.具体的には遅延データを正規分布で近似して、そ の正規分布の成分平均µ、分散oの値をもとにµ+3cの値を 最大許容遅延とする.次に、NBTI による劣化が起きた場 合、同様に遅延時間を計測する.計測した値に対して、最 初に設定したD<sub>worst</sub>との比較を行い、NBTI の劣化が起きた 場合のタイミングエラーのバイオレーション確率を求める.



Figure 12 Probability of timing violation

タイミングエラーのバイオレーション確率は図9のピンク 色の面積である. ピンク色の部分の面積は(3)式で求めるこ とができる.

$$Pv = 1 - \frac{\mu_0 + 3\sigma_0 - \mu_i}{\sigma_i}$$
(3)

タイミングバイオレーションは回路の各配置領域に適用 され、タイミングバイオレーションが増加すると、チップ 全体のタイミングエラーの危険度が上昇する.そこで、本 研究ではタイミングバイオレーションが 7%以上のとき、 タイミングエラーリスクを 100%と定義する.

#### (D) 「見える化」実験

チップ上に回路を配置し、そのクリティカルパスのタイ ミングデータをもとに温度、IR ドロップの分布を与え、経 年劣化を考慮して遅延を求め、タイミングエラーリスクの 見える化を行う.実験ではレイアウトモデルに基づき、 ISCAS85 ベンチマーク回路の中で、算術・ロジック・シフ ト操作を行う 8 ビット ALU の機能を持った C3540 回路を CPU・DSP 部に、タイミング制約の最も厳しい C6288 回路 をメモリに配置し、クリティカルパスの計算モデルとした. また,クリティカルパスのタイミングデータは SSTA によ り得られたものを用いる.ホットスポットの表現としては, タイミングエラーリスクを用いる.図13に,チップの温度 分布,図14,15に5年後,10年後のタイミングリスクを表 示する.前節の電源ノイズによるホットスポットと重ねあ わせ,信頼性の問題個所を浮き立たせる.



図 13 温度分布 Figure 13 Distribution of temperature



図 14 タイミングリスク分布(5 年後) Figure 14 Distribution of timing risk (5 years later)



図 14 タイミングリスク分布(10 年後) Figure 14 Distribution of timing risk (10 years later) チップ上に回路 (SSTA により得られたタイミングデー タ)を配置し温度および IR ドロップの分布を与えることで、 タイミングエラーリスクの見える化が実現できていること が確認できる.

# 5. 結論

集積回路の微細化技術の進展と伴に複雑化する信頼性 ホットスポットの問題に対して,電源ノイズおよび経年劣 化を考慮したタイミングエラーの起きる危険度を「見える 化」した. Windows PC で「見える化」システムの構築を 行い,多層化による危険個所の浮き彫りを行うことができ た.本表示システムは,汎用性が高く,今後の「見える化」 システムの基盤として使用していくことができることを確 認した.

また,電源ノイズおよび経年劣化を考慮したタイミング エラーそれぞれについて,直感的にとらえやすい指標を提 案し,それを,マップ化することにより,実LSIを想定し たテストチップにおいて,信頼性ホットスポットの明示に 成功した.今後は,本システムに改良を加え,より一般的 なシステムとして完成度を高めていく予定である.

#### 謝辞

本研究の一部は,平成 24 年度科学研究費補助金基盤(C) 23500071の基に行われた.

## 参考文献

- Paul B.C, Kunhyuk Kang, Kufluoglu H, Ashraful Alam.M, Roy K., "Temporal Performance Degradation under NBTI: Estimation and Design for Improved Reliability of Nanoscale Circuits ", Design, Automation and Test in Europe, 2006. DATE '06. Proceedings, vol. 1, pp. 1-6, March 2006
- 2) PIStream, http://www.nec.co.jp/soft/pistream/function.html
- 3) 清水康晶, "作ってわかる Visual C++6.0," 秀和システム. (2000 年6月)
- 4) 吉村和美,高山文雄, "パソコンによるスプライン関数,"東京電機大学出版局. (1988 年 12 月)
- Ricketts, A. Singh, J. Ramakrishnan, K. Vijaykrishnan, N. Pradhan, D.K.," Investigating the impact of NBTI on different power saving cache strategies", IEEE Design, Automation & Test in Europe Conference & Exhibition, pp. 592-597, 2010.
- 6)B. C. Paul, et. al., "Impact of NBTI on the Temporal Performance degradation of digital circuits," IEEE Electron Device Letters, vol. 26, no. 8, Aug 2005.
- 7)長田賢明,福井正博,築山修治, "NBTI を考慮した電源配線最 適化の一手法,"信学技報, vol. 111, no. 450, VLD2011-132, pp. 73-78. (2012 年 3 月)
- Fukui Masahiro, Nagata Yoriaki, Tsukiyama Shuji, "A power grid optimization algorithm considering timing degradation by NBTI", ISOCC, SoC Design Conference (ISOCC), 2011 International, pp. 341-345, Nov 2011