# GPUにおける高速なCRS形式疎行列ベクトル積の実装

椋木 大地<sup>1,a)</sup> 高橋 大介<sup>2,b)</sup>

概要:疎行列ベクトル積(SpMV)は科学技術計算において多用される重要な基本演算である.本稿では GPUにおける高速な CRS 形式 SpMV の実装について報告する.GPU として NVIDIA 社の Kepler アー キテクチャを対象とし,CUDA5.0 環境において実装を行った.従来の Fermi アーキテクチャまでの GPU を対象に提案されていた実装手法をベースに,Kepler アーキテクチャで新たにサポートされた機能や仕様 変更を活用して,最適化を行った.Kepler アーキテクチャの Tesla K20 における性能評価では,CUDA5.0 に付属の cuSPARSE における CRS 形式の倍精度 SpMV ルーチンに対して,200 種類の行列において,平 均で約 1.86 倍,177 種類の行列で性能向上を達成した.

# 1. はじめに

疎行列ベクトル積(SpMV)は科学技術計算において多 用される重要な基本演算である.疎行列は通常,メモリを 節約するために,ゼロ要素を省いた非ゼロ要素のみのデー タ行列と,その要素の位置を格納したインデックス行列に 格納される.そのため,疎行列計算は密行列計算と比べて メモリアクセスが複雑となるほか,疎行列の非ゼロ要素出 現パターンは幾通りも存在するため,高速な SpMV の実装 には様々な工夫が求められる.

本稿では疎行列格納形式に CRS (Compressed Row Storage) 形式\*1を用いた SpMV の GPU における最適化手法に ついて報告する. GPU として NVIDIA 社の Kepler アー キテクチャ GPUを対象とし, NVIDIA 社の GPGPU 開発 環境である CUDA を用いて実装する. CRS 形式は疎行列 を行方向に走査し,非ゼロ要素を格納するデータ配列と, そのデータの列番号および各行の先頭位置を格納する 2つ のインデックス行列を用いる (図 1). CRS 形式は古くか ら CPU において使用されていた手法であり,最も広く普 及していると考えられる.

GPU においては, 疎行列格納形式を工夫することで高速 化を達成した事例が多く存在する。例えば 2008 年頃に行わ れた Bell ら [1] による SpMV の CUDA 実装では, ELL と COO を組み合わせた HYB 形式を提案し, CRS 形式より

890045	val - [8 0 4 5 7 5 6 2 6 7 0 6 2 2 7 2 8]
075620	vai – [8, 9, 4, 5, 7, 5, 0, 2, 0, 7, 9, 0, 2, 2, 7, 2, 8]
060700	$ind = \begin{bmatrix} 1 & 2 & 5 & 6 & 2 & 3 & 4 & 5 & 2 & 4 & 1 & 4 & 6 & 3 & 3 & 4 & 5 \end{bmatrix}$
900602	$\operatorname{Ind} = [1, 2, 3, 0, 2, 3, 4, 5, 2, 4, 1, 4, 0, 5, 5, 4, 5]$
002000	$ptr = \begin{bmatrix} 1 & 5 & 9 & 11 & 14 & 15 & 18 \end{bmatrix}$
007280	pu [1, 5, 7, 11, 17, 15, 16]

#### 図1 CRS 形式による疎行列格納

高い性能が得られるケースがあることを示している. Bell らの論文以降にも、大島ら [2] による Segmented Scan 形式 の CUDA 向け最適化, Weizhi ら [3] によるブロック化した CRS 形式, Xiaowen ら [4] による SIC 形式, Matam ら [5] による CRS と ELL を組み合わせた方式など, CRS 形式 以外の格納形式による高速な実装手法が提案されている. また,性能を左右するパラメータが多い SpMV においては 自動チューニングが有効である. GPU における SpMV の 自動チューニングに関する研究も数多く行われており, 例 えば Kubota ら [6] は非ゼロ要素率と非ゼロ要素のばらつ きに着目し,格納形式を最適な形式に変換する手法を提案 している.

しかし CRS 形式以外の格納形式を用いる場合, CRS 形 式を用いていたアプリケーションの GPU 化や CPU との 協調計算においては, CRS 形式からの格納形式の変換が 必要となる場合がある.また,自動チューニングでは,事 前に行列の特徴を調べる必要があるなど,繰り返し同じ SpMV を実行するケースでなければ有効とは言えない場合 がある.したがって,特に数値計算ライブラリなどにおい ては,多種多様な行列に対して平均的に高速な性能を示す CRS 形式 SpMV の実装が求められる.NVIDIA 社の GPU 向け疎行列計算ライブラリ cuSPARSE[7] においても CRS 形式の SpMV ルーチンが存在する.

筑波大学大学院システム情報工学研究科

<sup>&</sup>lt;sup>2</sup> 筑波大学システム情報系

<sup>&</sup>lt;sup>a)</sup> mukunoki@hpcs.cs.tsukuba.ac.jp

 $<sup>^{\</sup>rm b)}$  daisuke@cs.tsukuba.ac.jp

<sup>\*1</sup> NVIDIA の cuSPARSE や GPU 関連の論文では CSR (Compressed Sparse Row) と呼ばれていることが多いが,本稿では CRS に呼称を統一する.

IPSJ SIG Technical Report

本稿では、これまでに Fermi アーキテクチャまでの GPU を対象に提案されていた実装手法をベースに、Kepler アー キテクチャで新たにサポートされた機能や仕様変更を活用 して最適化を行うことで、高速化を実現した。その結果、 Kepler アーキテクチャの Tesla K20 において、CUDA5.0 に付属の cuSPARSE における CRS 形式の倍精度 SpMV ルーチンに対して、200 種類の行列において平均で約 1.86 倍、177 種類の行列で性能向上を達成した。

## 2. 関連研究

GPU における CRS 形式 SpMV の実装としては,Bell ら [1] の論文において 2 種類の実装方式が提案されている. Bell らは行列の 1 行あたりの計算(すなわち y = Ax にお けるベクトル y の 1 要素の計算)を 1 スレッドで行い,列 方向にスレッドをマッピングする CRS-scalar 方式と,1行 あたりの計算に複数のスレッドを割り当てる CRS-vector 方式を提案している.CRS-scalar 方式は CPU コードから の変更が最も少ないシンプルな実装手法であるが,複数ス レッドによるメモリの連続領域アクセス(コアレスアクセ ス)が行えないため,GPU に適した実装であるとは言い 難い.これに対して CRS-vector 方式はコアレスアクセス を可能とする.Bell らは 1 行あたり 32 スレッドを割り当 てている.

CRS-vector 方式では、行あたりの非ゼロ要素数が 32 よ り少ない場合には、1行あたりの計算スレッド数が少ない 方が効率が高いことがある. Baskaran ら [8] は1行を計 算するスレッド数を 32 から 16 とした実装を行っている ほか, Guoら [9] も行列の特性によって1行を計算するス レッド数を16と32に切り替えることが有効であることを 示唆している. また, ElZein ら [10] も, 行列の行あたりの 平均非ゼロ要素数を指標として用いることで, CRS-vector と CRS-scalar の切り替えを行っている. さらに, Reguly ら [11] は, CRS-vector 方式における 1 行を計算するスレッ ド数を,行あたりの非ゼロ要素数の平均値によって1,2, 4.8.16.32 に切り替える手法が有効であることを示して いる. ここで1行を計算するスレッド数が1である場合は CRS-scalar に相当すると言える.本稿ではこの Reguly ら の実装をベースとする。また、類似のアイディアとして、 Yoshizawa ら [12] は、行あたりの非ゼロ要素数の最大値に 着目し,起動スレッド数を1,2,4,8,16,32の中から選択 する自動チューニング手法を提案している.

# 3. Kepler $\mathbf{P} - \mathbf{F} \mathbf{P} \mathbf{F} \mathbf{P} \mathbf{U}$

Kepler アーキテクチャは NVIDIA が 2012 年に発表した GPU アーキテクチャである。本稿ではこの Kepler アーキテクチャを採用する Tesla K20 をターゲットに実装を行った。

Kepler アーキテクチャについては NVIDIA が公開して

いるホワイトペーパー [13] に概要がまとめられている。一 世代前の Fermi アーキテクチャからの大きな変更点とし て, Fermi アーキテクチャで SM と呼ばれていたストリー ミングマルチプロセッサが SMX として大きく更新された 点が挙げられる。Fermi アーキテクチャの SM では 32 個の CUDA コアが搭載されていたが、SMX ではその数が 192 個に増加した.これに伴いマルチプロセッサあたりの最大 ワープ数,スレッド数,スレッドブロック数などが増加し ている. また, Max X Grid Dimension (1 グリッド内に 定義できる x 方向のスレッドブロック数) が 65,535 から 2,147,483,647 に増加した. これによって、ベクトル演算に おけるインデックス計算において、ループを用いたアドレ ス計算を行わずに,スレッドとスレッドブロックの ID の みで計算を行えるようになる場合がある.また、32ビット レジスタ数も 65,536 本に倍増し, Kepler アーキテクチャ からは1スレッドが扱えるレジスタ数も63本から255本 に増加しているほか、ワープスケジューラが改良され、倍 精度命令の実行効率が Fermi と比べて向上している、とし ている

一方で,Kepler アーキテクチャで新たにサポートされた 機能のなかで,CRS 形式 SpMV の実装に恩恵があると考え られるものとして,シャッフル命令が挙げられる.シャッ フル命令はワープ内のスレッド間でデータを共有するた めの命令である.従来,ワープ内のスレッド間でデータ を共有するためには共有メモリを利用する必要があった. シャッフル命令を用いることで,ワープ内の他のスレッド が持つデータにアクセスすることができる.シャッフル命 令として,任意のスレッドのデータ参照(\_\_shfl),n個 右側シフト(\_\_shfl\_up),n個左側シフト(\_\_shfl\_down), バタフライ(XOR)交換(\_\_shfl\_xor)の4つの命令がサ ポートされている.

また、従来から存在したテクスチャキャッシュを改良し た、リードオンリーデータキャッシュが利用可能となった. リードオンリーデータキャッシュはカーネル実行中に値が 変わらないデータに対してのみ適用される 48KB のキャッ シュである. Fermi アーキテクチャまでの場合、グローバ ルメモリのデータをテクスチャとしてマッピングすること で、テクスチャキャッシュを利用することが可能であった. Kepler アーキテクチャからは容量が大幅に増え、さらにグ ローバルメモリからのロード時には"const \_\_restrict\_\_" 修飾子を追加するだけで、コンパイラが自動で管理を行う ようになった.

# 4. 実装

本章では Kepler アーキテクチャにおける CRS 形式 SpMV の実装について説明する.後に性能比較対象と して cuSPARSE を取り上げるため, cuSPARSE と同じ  $y = \alpha Ax + \beta y$ の計算を行う.また,演算精度は倍精度と



図2 CRS-vector 方式におけるスレッド割り当て(図1の疎行列に対して)

```
__global__ void SpmvKernel_NT
   (int m, double alpha, double* a_val, int* a_ptr,
    int* a_idx, const double* __restrict__ x,
    double beta, double* y)
Ł
   unsigned int t;
   unsigned int tx = threadIdx.x;
   unsigned int tid = blockDim.x * blockIdx.x + tx;
   unsigned int rowid = tid / NT;
   unsigned int lane = tid % NT;
   double val;
   int val_hi, val_lo;
   if (rowid < m) {
      val = 0.0;
      for (i = a_ptr[rowid] + lane;
                     i < a_ptr[rowid + 1]; i += NT) {</pre>
         val += a_val[i] * x[a_idx[i]];
      }
      for (i = NT / 2; i > 0; i = i >> 1) {
         val_hi = __double2hiint(val);
         val_lo = __double2loint(val);
         val += __hiloint2double(
                        __shfl_xor(val_hi, i, 32),
                        __shfl_xor(val_lo, i, 32));
      }
      if (lane == 0) {
         y[rowid] = alpha * val + beta * y[rowid];
      7
   3
7
```

図 3 カーネルコード (NT には 1, 2, 4, 8, 16, 32 のいずれかの数 が入り, 2 つ目の for 文をループアンローリングしている)

する.

本稿では, Reguly らの提案する, CRS-vector 方式にお ける1行を計算するスレッド数 (NT)を, 行あたりの非 ゼロ要素数の平均値によって NT=1, 2, 4, 8, 16, 32 の中 から切り替える手法を用いる. この手法は cuSPARSE の SpMV ルーチンと比較すると非ゼロ要素数を与える引数が 1つ増加するが, 非ゼロ要素数は疎行列を CRS 形式で格納 した際に明らかなパラメータであるから, SpMV ルーチン をコールする前に行列を改めて走査する必要はない.

CRS-vector 方式では, 複数スレッドを用いて行方向に 内積を計算する. 図 2 に, NT=1, 2, 4 とした場合のス

```
int Spmv
   (char trans, int m, int n, double alpha,
    double* a_val, int* a_ptr, int* a_idx, double* x,
    double beta, double* y, int nonzeros)
{
int NT, ntx, nbx;
float nnzrow = (float)nonzeros/(float)m;
NT = max(1, min(32, (int)pow(2.,ceil(log2(nnzrow)))));
ntx = NTX:
nbx = m / (ntx / NT) + ((m % (ntx / NT)) != 0);
 dim3 threads (ntx);
 dim3 grid (nbx);
 if (trans == 'N') {
    if (NT == 32) {
       cudaFuncSetCacheConfig
           (SpmvKernel_32, cudaFuncCachePreferL1);
       SpmvKernel_32 <<< grid, threads >>>
           (m, alpha, a_val, a_ptr, a_idx, x, beta, y);
   }
    else if (NT == 16) {
    . . .
    else if (NT == 2) {
    . . .
    else {
    . . .
}
```

図4 ホストコードの一部

レッドマッピングの概念図を示す. "iteration"は行方向 のループである.また,最後には1行を計算する複数ス レッド内で総和を計算する.NTはNT = max(1, min(32, (int)pow(2,ceil(log<sub>2</sub>(nnzrow))))で与える.このとき,ワー プ内の総和計算であれば同期が不要となるため,NTは最 大で 32 としている.

本稿ではさらに Kepler アーキテクチャ向けに最適化を 行った.具体的には,(1) リードオンリーデータキャッシュ の使用,(2) 最外側ループの削除,(3) シャッフル命令の使 用である.図3に本研究で実装した SpMV の GPU カー ネルコード,図4にカーネルを呼び出すホストコードの一 部を示す.なお,実際には総和計算部分(図4における2 つ目の for 文)において,反復回数が計算スレッド数 NT によって決定するため,ループアンローリングを行ってい IPSJ SIG Technical Report

る.以降では,Kepler アーキテクチャ向けに行った3つの 最適化手法について説明する.

## 4.1 リードオンリーデータキャッシュの使用

Kepler アーキテクチャからサポートされた 48KB のリー ドオンリーデータキャッシュを利用する.GPU カーネ ル関数においてリードオンリーとなる引数に const およ び\_restrict\_を加える.これによりコンパイラがリード オンリーデータキャッシュの利用を自動的に管理するよう になる.このリードオンリーデータキャッシュは L1 キャッ シュとは独立したパスでアクセスするため,L1 キャッシュ の負荷およびキャッシュ容量を節約できる.今回 SpMV において,データの再利用が行われ,キャッシュの効果が 高いと考えられるベクトル x を,リードオンリーデータ キャッシュ適用の対象とした.

#### 4.2 最外側ループの削除

Kepler アーキテクチャの GPU では, x 次元方向のグ リッドサイズの最大値 MaxGridDimX (x 次元方向に定義 できるスレッドブロック数) が, 従来の最大 65,535 から 2,147,483,647 へと拡大された. これによって, ベクトル のインデックスをスレッド ID から計算する場合に, イン デックスとアドレスを一対一で対応することで, アドレス 計算が不要となる場合がある.

CRS-vector 方式の実装において、計算可 能な疎行列の行数の最大値RowMaxは、 RowMax=MaxGridDimX×BlockDim.x/NT で求めら れる.BlockDim.x はスレッドブロックにおける x 方 向のスレッド数であり、本稿における実装では Block-Dim.x=128 が最適であった. また RowMax は NT=32 のときに最小となる. したがって, Fermi アーキテク チャの GPU では RowMax=65,535×128/32=262,140 で あり、ベクトル長が 262,140 を越える計算を行うため には、スレッド ID からアドレスを再計算し処理をルー プさせる必要があった.また,総和計算で共有メモリ を使用する場合にスレッド同期を必要とした\*2.一方, Kepler アーキテクチャの GPU では、計算可能な要素数は RowMax=2,147,483,647×128/32=8,589,934,588 となる. これは単精度のベクトル1本であっても32GB分に相当 し,現行 GPU のメモリサイズが高々数 GB 程度であるこ とを考えると、SpMV ルーチンにおいてサポートする計算 可能な次元数としては十分なサイズであると言える。した がって、アドレスの再計算を伴う最外側ループを削除する ことが可能となる.

#### 4.3 シャッフル命令の使用

CRS-vector 方式の実装では、1行あたりの計算スレッ ド数 NT が 2–32 の場合に、ワープ内の複数スレッドによ る総和計算が発生する.この際に、従来は共有メモリを用 いてワープ内で総和を計算していた.Kepler からサポー トされたシャッフル命令を利用することで、共有メモリ を用いることなく実装することができる.今回、バタフラ イ (XOR)交換 (\_\_shfl\_xor)を使用して総和を計算した. シャッフル命令は 32bit データの移動のみをサポートして おり、64bit データの移動は行えない.本稿では倍精度演 算を行うカーネルにおいて、double 型を 2 つの int 型に変 換した上で、シャッフル命令を 2 回発行し、2 つの int 型 を再度 double 型へ変換している.シャッフル命令ではス トアからロードまでが1 ステップで実行されるため、ロー ド・ストアをそれぞれ行う必要があった共有メモリを用い た実装と比べ、実行性能の向上が期待できる.

## 5. 性能評価

#### 5.1 方法

評価環境には、GPU として Kepler アーキテクチャ の NVIDIA Tesla K20 を用いた.ホストの CPU は Intel Xeon E3-1230 3.20GHz, OS は CentOS 6.3 (kernel: 2.6.32-279.14.1.el6.x86\_64) であり、CUDA5.0 (Driver Version: 304.54)、コンパイルは nvcc 5.0 (-O3 - arch sm\_35) およ び gcc 4.4.6 (-O3) で行った.なお"-arch sm\_35"は Kepler アーキテクチャでサポートされた機能を利用するために必 要なコンパイルオプションである。

性能は GPU カーネル関数のみの実行時間をもとに計算 した Flops 値で評価する. CPU ホスト側との PCI-Express による通信時間は実行時間に含めていない. 正確に測定す るために GPU カーネル関数を最低 3 回以上,かつ実行時 間が 1 秒以上となるように繰り返し実行し,実行時間の 平均から性能を求めた. 性能比較対象として, CUDA5.0 に付属する NVIDIA 社が提供する疎行列計算ライブラリ cuSPARSE の性能も測定する.

性能評価に用いる疎行列は, The University of Florida Sparse Matrix Collection[14] の数ある行列の中から 200 種 類を選んだ.ただし,行列はすべて実数の正方行列であ り,選択にあたっては行列の一辺の長さと非ゼロ要素数の どちらかが異なるように選択した.行列の一辺の長さは 1,813–5,558,326 で,非ゼロ要素数は 4,257–117,406,044 で ある.疎行列の性質については 6 章において,性能ととも に議論する際に示す.また, $y = \alpha Ax + \beta y$  を計算する際 に疎行列 A 以外の値はすべて乱数で初期化している.

## 5.2 結果

NVIDIA 社が提供する疎行列計算ライブラリである cuS-PARSE(CUDA5.0 付属)と、本稿における実装の性能を

<sup>\*2</sup> 共有メモリを volatile で宣言することで同期を使用せず実装でき るが,我々の実験では同期を使用した実装と比べて,性能低下が 認められた.

Performance (Tesla K20, Double Precision)



比較した.図5に結果を示す.cuSPARSEおよび我々の 実装のFlops値(左軸)とともに,cuSPARSEに対する相 対性能(右軸)を示す.データは本稿の実装のFlops値が 高いものから順にソートしている.横軸のMatrix Number は200種類の行列の種類を示しており,図5の左から順に 番号を付与している.以降,本稿に掲載する図の横軸は, この図5の横軸に対応する.

cuSPARSE に対して,200 種類の行列において平均で約 1.86 倍,177 種類の行列で性能向上が得られた.また,最 大で約 8.21 倍高速な性能を示した.特に実行性能が低い 図右方のケースにおいて,cuSPARSE に対する性能向上 が大きいことが分かる.一方で,23 種類の行列では性能 が cuSPARSE より低く,最も性能が低下したものでは, cuSPARSE の約 0.08 倍となった.



## 6. 考察

本章では行列の特性と性能の関係および各種最適化手法 の効果について議論する.図6に200種類の疎行列の行数 (Rows),非ゼロ要素数(NNZ),非ゼロ要素率および一行あ たりの非ゼロ要素数(NNZ/Row)をプロットしたものを示 情報処理学会研究報告

IPSJ SIG Technical Report



図8 各種実装手法の効果(Ver.0に対する相対性能)

す. 横軸の Matrix Number は図 5と対応する. これらの 中で Flops 値と相関があるものとして NNZ/Row があり, NNZ/Row が大きいほど性能が高いと言える. 図 7 に1行 あたりの計算スレッド数 NT を示す. NT は NNZ/Row に 応じて決定しているため, NNZ/Row と NT は関連する. NT が大きいほどコアレスアクセスとなり,メモリアクセ ス効率が高くなるため,高い性能が得られていると推測で きる. 一方で, cuSPARSE に対する相対性能については, cuSPARSE のソースコードが公開されていないため,詳 細な検討は行えない. しかし NNZ や NNZ/Row が小さい 行列において,高い性能向上を示しているものがあるが, 逆に大きく性能が低下しているケースがある. これは行に よって非ゼロ要素数がばらつくようなケースにおいて,最 適な NT の選択を誤っている可能性が考えられる.

次に、本研究で用いた Kepler アーキテクチャ向けの各 種実装手法の効果を確認するために、以下の5つの実装を 作成して性能を比較した。

- Ver. 0: Ver. 1–3 のいずれも適用していない Fermi 向 け最適化
- Ver.1:リードオンリーデータキャッシュを使用
- Ver. 2: 最外側ループの削除
- Ver. 3:シャッフル命令の使用
- Ver. 4: Ver. 1–3 のすべてを適用した Kepler 向け最 適化

Ver. 0 は比較対象となる原型で, Fermi アーキテクチャ 向けの最適化を行った実装である. Ver. 1–3 は Ver. 0 に対 して Kepler アーキテクチャから利用可能となった手法を 各々一つずつ適用した状態である. なお Ver. 1 以外では, ベクトル x の読み込み時において, グローバルメモリの データをテクスチャとしてマッピングする Fermi アーキテ クチャまでに用いられていた手法でテクスチャキャッシュ を利用している. Ver. 1 はその代わりにリードオンリー データキャッシュを用いたものである. Ver. 4 は図 5 にお いて性能を示した Kepler 向け実装であり, 図 3 および図 4 に示した実装と同一である.

図 8 に 200 種類の疎行列に対する Ver. 0 を基準とした Ver. 1-4の性能を示す. 最終的に Kepler アーキテクチャ 向けに最適化を行った Ver. 4 では, Fermi アーキテクチャ 向け実装の Ver. 0 と比較して、200 種類の行列の平均で約 1.29 倍(最大約 1.78 倍, 最低約 1.04 倍)の性能向上が得 られた.いずれの手法においても、わずかな性能低下(最 大で Ver.1における約 0.98 倍) が確認されたケースがあ るものの、ほぼすべての行列で性能が向上しており、有効 性が確認できた.また、行列番号が170-200番付近の行列 では、リードオンリーデータキャッシュの効果が高い一方 で,他の手法の効果は小さい.これらの行列は図 6 におい て1行あたりの非ゼロ要素数が小さい行列であることが分 かる。そのためキャッシュ適合性が高く、リードオンリー データキャッシュが有効に働いたと考えられる。一方で NT が小さく総和計算部分の反復が少ないため、総和計算 部分のボトルネックが元々小さく,シャッフル命令を用い ることによる効果が小さかったと考えられる.

また,いずれの手法においても,従来のプログラムより 記述をシンプルにすることができた.特にリードオンリー データキャッシュは,従来のテクスチャキャッシュを利用 するための複雑な記述を行うことなく利用でき,さらに性 能も向上しているため,有益であると考えられる.結論と して,これらの3つの手法は CRS 形式 SpMV の性能向上 に寄与したと同時に,ベースとなる Fermi アーキテクチャ 向けの実装と比べて容易な記述で高性能を達成できたと言 える.

# 7. まとめ

本稿では Kepler アーキテクチャの GPU を対象に,高 速な CRS 形式 SpMV の実装を行った.Fermi アーキテク チャまでの GPU を対象に提案されていた実装手法をベー スに,Kepler アーキテクチャで新たにサポートされたリー ドオンリーデータキャッシュ,シャッフル命令,x次元方 IPSJ SIG Technical Report

向のグリッドサイズの最大値の拡張による最外側ループ の削除を行うことで,高速な実装を実現した.その結果, Kepler アーキテクチャの Tesla K20 における性能評価で は,CUDA5.0 に付属の cuSPARSE における CRS 形式の SpMV に対して,倍精度演算で 200 種類の行列において平 均で約 1.86 倍,177 種類の行列で性能向上が得られた.本 稿で用いた Kepler アーキテクチャ向けの実装手法は,高 速な行列演算プログラムをより容易に実装するために有 効であったと言える.本稿で示した各種の実装手法は他の GPU プログラムにおいても適用できると考えられる.

謝辞 本研究の一部は、JST CREST「進化的アプローチ による超並列複合システム向け開発環境の創出」による.

### 参考文献

- Bell, N. and Garland, M.: Efficient sparse matrix-vector multiplication on CUDA, *NVIDIA Technical Report*, No. NVR-2008-004 (2008).
- [2] 大島聡史, 櫻井隆雄, 片桐孝洋, 中島研吾, 黒田久泰, 直野 健, 猪貝光祥, 伊藤祥司: Segmented Scan 法の CUDA 向 け最適化実装, 情報処理学会研究報告, Vol. 2010-HPC-126, No. 1, pp. 1–7 (2010).
- [3] Xu, W., Zhang, H., Jiao, S., Wang, D., Song, F. and Liu, Z.: Optimizing Sparse Matrix Vector Multiplication Using Cache Blocking Method on Fermi GPU, Proc. 13th ACIS International Conference on Software Engineering, Artificial Intelligence, Networking and Parallel/Distributed Computing (SNPD 2012), pp. 231–235 (2012).
- [4] Feng, X., Jin, H., Zheng, R., Hu, K., Zeng, J. and Shao, Z.: Optimization of Sparse Matrix-Vector Multiplication with Variant CSR on GPUs, Proc. IEEE 17th International Conference on Parallel and Distributed Systems (ICPADS 2011), pp. 165–172 (2011).
- [5] Matam, K. and Kothapalli, K.: Accelerating Sparse Matrix Vector Multiplication in Iterative Methods Using GPU, Proc. International Conference on Parallel Processing (ICPP 2011), pp. 612–621 (2011).
- [6] Kubota, Y. and Takahashi, D.: Optimization of Sparse Matrix-Vector Multiplication by Auto Selecting Storage Schemes on GPU, Proc. 11th International Conference on Computational Science and Its Applications (ICCSA 2011), Part II, Lecture Notes in Computer Science, No. 6783, pp. 547–561 (2011).
- [7] NVIDIA Corporation: cuSPARSE Library (included in CUDA Toolkit), https://developer.nvidia.com/cusparse.
- [8] Baskaran, M. M. and Bordawekar, R.: Optimizing Sparse Matrix-Vector Multiplication on GPUs, *IBM Re*search Report, Vol. RC24704 (2009).
- [9] Guo, P. and Wang, L.: Auto-Tuning CUDA Parameters for Sparse Matrix-Vector Multiplication on GPUs, Proc. International Conference on Computational and Information Sciences (ICCIS 2010), pp. 1154–1157 (2010).
- [10] El Zein, A. H. and Rendell, A. P.: Generating Optimal CUDA Sparse Matrix Vector Product Implementations for Evolving GPU Hardware, *Concurrency and Computation: Practice and Experience*, Vol. 24, pp. 3–13 (2012).
- [11] Reguly, I. and Giles, M.: Efficient sparse matrix-vector multiplication on cache-based GPUs, Proc. Innovative Parallel Computing: Foundations and Applications of

GPU, Manycore, and Heterogeneous Systems (InPar 2012), pp. 1–12 (2012).

- [12] Yoshizawa, H. and Takahashi, D.: Automatic Tuning of Sparse Matrix-Vector Multiplication for CRS format on GPUs, Proc. 15th IEEE International Conference on Computational Science and Engineering (CSE 2012), pp. 130–136 (2012).
- [13] Corporation, N.: Whitepaper NVIDIA's Next Generation CUDA Compute Architecture: Kepler GK110, http://www.nvidia.com/content/PDF/kepler/NVIDIA-Kepler-GK110-Architecture-Whitepaper.pdf (2012).
- [14] Davis, T. and Hu, Y.: The University of Florida Sparse Matrix Collection, http://www.cise.ufl.edu/research/sparse/matrices/.